飛兆半導(dǎo)體推出μSerDes器件

   兆半導(dǎo)體公司 (Fairchild Semiconductor) 宣布推出名為 μSerDes (micro-SerDes)的創(chuàng)新超緊湊型串化器/解串器系列器件FIN12和FIN24，適于解決便攜產(chǎn)品和消費(fèi)電子應(yīng)用中由于產(chǎn)品功能聚合而引致復(fù)雜性不斷增加的設(shè)計(jì)難題。這些 μSerDes 器件能將傳統(tǒng)的多數(shù)據(jù)并行傳輸縮減為2線高速串行傳輸，從而將互連導(dǎo)線數(shù)減少6至7倍。該串行鏈路使用創(chuàng)新的EMI抑制技術(shù)來實(shí)現(xiàn)，有助于用戶產(chǎn)品更快獲得電磁兼容 (EMC) 管理系統(tǒng)認(rèn)可。這種高度靈活的接口方案可在多種顯示平臺(tái)上方便地實(shí)施，能夠縮短產(chǎn)品開發(fā)周期和加速產(chǎn)品上市。μSerDes還可減少元件總數(shù)和所需的電路板面積，協(xié)助優(yōu)化手機(jī)、數(shù)碼相機(jī)、打印機(jī)及其它對(duì)空間敏感應(yīng)用的尺寸和成本。
　　使用飛兆半導(dǎo)體 μSerDes的待機(jī)功耗較其它解決方案低10倍，而功耗是影響電池壽命和手機(jī)通話時(shí)間的關(guān)鍵參數(shù)。FIN12和FIN24器件可在基頻下將電磁干擾降低30到40dB，并將棘手的諧波干擾減小到100dBm以下，以獲得更好的EMC性能 
。這些創(chuàng)新的改進(jìn)是通過串化結(jié)構(gòu)的革新以及兩項(xiàng)新型差分I/O技術(shù)-低功耗LVDS (LpLVDS) 和電流轉(zhuǎn)換邏輯 (CTL) 來實(shí)現(xiàn)，與傳統(tǒng)的I/O技術(shù)相比可實(shí)現(xiàn)更低的功耗和電磁干擾。
　　飛兆半導(dǎo)體技術(shù)要員Mike Fowler稱："作為領(lǐng)先的超便攜高性能串化解決方案創(chuàng)新廠商，飛兆半導(dǎo)體的 μSerDes 器件是完整系列的首項(xiàng)產(chǎn)品，有助于開拓SerDes市場(chǎng)。與許多關(guān)鍵客戶密切合作的成果，μSerDes的開發(fā)能為設(shè)計(jì)人員提供最佳的轉(zhuǎn)移路徑，以實(shí)現(xiàn)卓越的性能和功能性，包括更有效的功率管理、更低的電磁干擾和更小的封裝。"
　　μSerDes的主要特點(diǎn)和優(yōu)點(diǎn)包括： 
　　最小的電磁干擾，最低的噪聲輻射、更底的噪聲靈敏度及更短的上市時(shí)間；
　　最低的功耗，可延長(zhǎng)電池使用壽命；
　　高達(dá)每秒780 MB的串化數(shù)據(jù)速率；
　　顯著降低電纜信號(hào)衰減，單向接口 >25:4; 雙向接口 >50:7；
　　更大的靈活性，可支持像素或微控制器接口；
　　可使用power up/down 信號(hào)將IC配制成串化或解串器；
　　無需特殊的傳輸媒介：可用普通的柔性電路、PC板、電纜；
　　最小的封裝 - 節(jié)省空間的32或40腳鑄模無鉛封裝 (MLP) 或42腳球柵陣列封裝 (BGA)