<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > 賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件

          賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件

          作者: 時(shí)間:2009-12-08 來源:電子產(chǎn)品世界 收藏

            全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(, Inc.)日前宣布,作為公司目標(biāo)設(shè)計(jì)平臺(tái)最新一步的發(fā)展,賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化。目標(biāo)設(shè)計(jì)平臺(tái)是賽靈思公司幫助開發(fā)人員在設(shè)計(jì)時(shí)專注于產(chǎn)品創(chuàng)新與差異化的創(chuàng)新理念。這些面向-6 和 Spartan-6 系列的開發(fā)平臺(tái)可大幅縮短實(shí)現(xiàn)最佳系統(tǒng)性能所需的時(shí)間,同時(shí)還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對(duì)嵌入式處理、DSP,以及構(gòu)建要求高速串行連接功能的系統(tǒng),為設(shè)計(jì)團(tuán)隊(duì)提供了專門針對(duì)設(shè)計(jì)流程而精心優(yōu)化的工具套件、全功能 IP 以及適合設(shè)計(jì)人員專業(yè)技術(shù)領(lǐng)域的通用的目標(biāo)參考設(shè)計(jì)。

          本文引用地址:http://www.ex-cimer.com/article/100872.htm

            賽靈思平臺(tái)市場(chǎng)營銷總監(jiān) Brent Przybus 指出:“每款新套件都提供了經(jīng)驗(yàn)證的設(shè)計(jì)出發(fā)點(diǎn),設(shè)計(jì)人員借此可以加速產(chǎn)品上市進(jìn)程,同時(shí)還能獲得他們所需的工具,以確保能專注于產(chǎn)品的創(chuàng)新工作。我們?yōu)樵O(shè)計(jì)人員提供了全套精心優(yōu)化的開發(fā)資源,可幫助他們快速啟動(dòng)設(shè)計(jì)工作,并最大限度地利用 -6 和 Spartan-6 系列的真正創(chuàng)新功能和特性。”

            套件充分利用FPGA器件功能與ISE設(shè)計(jì)套件創(chuàng)新

            上述套件既支持利用 -6 系列 面向高計(jì)算強(qiáng)度、高速、高密度 SoC 應(yīng)用的設(shè)計(jì)開發(fā),也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的應(yīng)用的設(shè)計(jì)開發(fā)。每個(gè)套件都充分利用上述兩大 FPGA 系列內(nèi)的重要功能,包括:帶有集成PCI Express® 端點(diǎn)模塊的低功耗高速串行收發(fā)器、集成存儲(chǔ)器控制器,以及具有前加法器和先進(jìn)控制功能的高級(jí)高性能數(shù)字信號(hào)處理芯片。

            ISE® 設(shè)計(jì)套件 11.4版本對(duì)每個(gè)套件都提供支持,為Spartan-6 FPGA設(shè)計(jì)降低25%的運(yùn)行時(shí)間,為之前發(fā)布的大型、復(fù)雜和高度使用的Virtex-6 SOC設(shè)計(jì)降低30%的運(yùn)行時(shí)間。

            所有套件配套提供可擴(kuò)展的開發(fā)板、全功能的領(lǐng)域?qū)S?IP核、目標(biāo)參考設(shè)計(jì)、設(shè)計(jì)樣例、完整的文檔和線纜等,使設(shè)計(jì)人員可立即啟動(dòng)開發(fā)工作。經(jīng)全面驗(yàn)證的目標(biāo)參考設(shè)計(jì)是每個(gè)套件的核心,專門針對(duì)其支持的設(shè)計(jì)領(lǐng)域進(jìn)行了精心優(yōu)化,而且既可按其原樣直接使用,也可加以修改擴(kuò)展后再使用??蛻暨€能獲得源代碼和仿真文件,用于在設(shè)計(jì)環(huán)境中構(gòu)建自己的最終應(yīng)用。

            這些套件建立在今年早些時(shí)候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基礎(chǔ)評(píng)估套件的基礎(chǔ)之上,隨后賽靈思及其生態(tài)合作伙伴還將推出 DSP和市場(chǎng)專用,如 2009 年11 月已推出的 Virtex-6 FPGA 廣播連接套件。

            連接功能開發(fā)

            連接包含目標(biāo)參考設(shè)計(jì),其將 FPGA 內(nèi)的硬件模塊、賽靈思連接 IP 以及賽靈思聯(lián)盟計(jì)劃重要成員Northwest Logic公司的IP完美整合在一起,提供全面可擴(kuò)展的 PCIe 到 XAUI 或千兆位以太網(wǎng)的橋接器??蛻艨稍?Virtex-6 FPGA 套件中選擇完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 標(biāo)準(zhǔn)的版本,調(diào)整 DMA 設(shè)置以優(yōu)化系統(tǒng)帶寬,從外部 DDR3 存儲(chǔ)器中讀/寫數(shù)據(jù),并鏈接到系統(tǒng)環(huán)境中的全 XAUI接口。Spartan-6 FPGA 套件幫助設(shè)計(jì)人員利用完整授權(quán)的Northwest Logic DMA引擎IP,將完全符合 PCIe gen 1 標(biāo)準(zhǔn)的接口與千兆位以太網(wǎng)相鏈接。這兩款套件幫助設(shè)計(jì)人員測(cè)量系統(tǒng)帶寬,優(yōu)化設(shè)置,以降低主機(jī)系統(tǒng)環(huán)境的功耗與成本。預(yù)先加載的目標(biāo)參考設(shè)計(jì)經(jīng)過精心優(yōu)化,可展示采用最高運(yùn)行頻率達(dá) 250MHz的四個(gè)不同時(shí)鐘域的全功能連接系統(tǒng)。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: Xilinx 開發(fā)套件 Virtex FPGA

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();