萊迪思推出適用于SERDES 和視頻時鐘分配的開發(fā)平臺

　　萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時鐘器件的評估板，價格為169美元。這款新的評估板是適用于ispClock5400D差分時鐘分配器件的評估和設(shè)計的易于使用的開發(fā)平臺。該款評估板還可以用于查看5400D器件的性能和在系統(tǒng)編程，或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評估板的副板或時鐘源。

　　通常，只有帶有LVDS或LVPECL接口的價格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時鐘源。而現(xiàn)在ispClock5400D器件提供超低抖動差分時鐘輸出，可以用來驅(qū)動FPGA、ASSP和ASIC的通用時鐘源以及SERDES參考時鐘源。該評估板演示了如何將低成本的CMOS振蕩器連接到ispClock5400D器件，為XAUI應(yīng)用或270 MHz SDI視頻應(yīng)用產(chǎn)生高質(zhì)量的時鐘。

　　萊迪思混合信號器件產(chǎn)品經(jīng)理Shyam Chandra 表示：“新款評估板為使用ispClock5400D器件實現(xiàn)差分時鐘提供了一個優(yōu)異的開發(fā)平臺。該平臺提供了一種快速接口到測試設(shè)備平臺的方法，以確保5400D系列較低的周期和相位抖動性能。傳統(tǒng)的時鐘分配IC并不能很好地解決電路板上有關(guān)時序問題的設(shè)計挑戰(zhàn);事實上，在許多情況下，解決時序問題需要重新進(jìn)行電路板布局和生產(chǎn)。我們的新款評估板展示了ispClock5400D器件相偏控制的靈活性，其成本遠(yuǎn)低于傳統(tǒng)的時鐘分配IC。”