陣列處理器系統(tǒng)芯片的發(fā)展

　　結(jié)語(yǔ)

　　APU系統(tǒng)芯片是基于三維集成的TSV制造技術(shù)的統(tǒng)一，隨應(yīng)用演變的數(shù)學(xué)技術(shù)的統(tǒng)一、鄰接互連的陣列芯片的統(tǒng)一、以及SIMD與MISD/MIMD的指令流計(jì)算模式的統(tǒng)一設(shè)計(jì)的。因?yàn)橛?jì)算機(jī)的ISA是隨應(yīng)用演變的數(shù)學(xué)技術(shù)與硅基芯片的制造技術(shù)的發(fā)展而不斷創(chuàng)新的，APU系統(tǒng)芯片設(shè)計(jì)主要體現(xiàn)在統(tǒng)一改變的并行計(jì)算ISA模型上，即DLP計(jì)算與ILP計(jì)算統(tǒng)一后的雙指令格式的ISA模型上。

　　APU系統(tǒng)芯片的應(yīng)用需求：精度(字長(zhǎng))、速度(主頻，陣列大小)、存儲(chǔ)容量、可靠性與功耗等是ISA設(shè)計(jì)的先導(dǎo)，來(lái)源于隨應(yīng)用演變的數(shù)學(xué)技術(shù)，因此，需要為系統(tǒng)設(shè)計(jì)者提供ISA設(shè)計(jì)的平臺(tái)。在APU系統(tǒng)芯片的統(tǒng)一語(yǔ)言的支持下，ISA設(shè)計(jì)平臺(tái)也是可以統(tǒng)一的，使它成為不同應(yīng)用領(lǐng)域的系統(tǒng)設(shè)計(jì)者的協(xié)作工具。

　　參考文獻(xiàn)：

　　[1]Shen X B.Evolution of MPP SoC architecture techniques, Sci China Ser F-lnf Sci.2008,51(6):756-764

　　[2]Johns C R, Brokenshire D A.Introduction to the Cell Broadband Engine Architecture. IBM Journal of Research and Development,2007,51(5):503-519

　　[3]GARA A,et al.Overview of the Blue Gene/L system architecture. IBM journal of research and development, 2005(49): 195-212

　　[4]NVIDIA Corp., NVIDIA GeForce 8800 Architecture Technical Brief.2006

　　[5]Emil P,ATI Radeon HD 2000 programming guide.AMD Graphics Products Report[R],2007

　　[6]Shen X B.The AP SoC for Unification Architecture.待發(fā)表

　　[7]沈緒榜.嵌入式陣列處理器的發(fā)展(J).電子產(chǎn)品世界, 2008,15(10):74-80

　　[8]沈緒榜. 航天時(shí)代的嵌入式圖像處理技術(shù)(J).電子產(chǎn)品世界, 2007,14(1):40-42

　　[9]沈緒榜.星載嵌入式計(jì)算機(jī)的技術(shù)展望(J).電子產(chǎn)品世界, 2008(1):41