采用硬件加速發(fā)揮MicroBlaze處理能力
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開發(fā)套件 (EDK) 中提供的兩款32位內(nèi)核之一，是實現(xiàn)硬件加速的靈活工具。圖1是MicroBlaze的典型設(shè)計。該內(nèi)核含有一個32位乘法器，但不含浮點單元(FPU)、桶式移位器或?qū)Ｓ?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/硬件加速">硬件加速器。對Xilinx公司Spartan FPGA 器件而言，默認(rèn)系統(tǒng)含有區(qū)域優(yōu)化的MicroBlaze(采用三級流水線)，但大多數(shù)客戶通常在開始時使用速度優(yōu)化版(采用五級流水線)進(jìn)行性能評估，其優(yōu)點是小巧簡潔，易于擴(kuò)展。
本文引用地址：http://www.ex-cimer.com/article/106702.htm
Xilinx客戶針對這種處理器設(shè)計所要求的兩個實際應(yīng)用案例可說明MicroBlaze在硬件加速方面的作用。本文以 Spartan 器件為重點，比較 FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核，展現(xiàn)我們能夠達(dá)到的性價比。這一方法同樣適用于Virtex FPGA。
案例1：實施位反轉(zhuǎn)算法
在第一個應(yīng)用示例中，假定MicroBlaze處理器的運行速度僅為50MHz。采用 Spartan-3或Spartan-6器件可輕松實現(xiàn)這一速度。諸如本地存儲器總線(指令和數(shù)據(jù)，LMB)以及處理器本機(jī)總線(PLB)等所有內(nèi)部總線的運行速度均達(dá)到50MHz。為簡單起見，假定沒有連接外部DDR存儲器。
現(xiàn)在假設(shè)客戶想要在這個CPU上實施位反轉(zhuǎn)算法。MicroBlaze自身沒有通過硬件直接提供這個功能。再假定每秒需要完成2萬次位反轉(zhuǎn)操作。
要解決這個問題，大多數(shù)客戶首先會采用純軟件方案，因為這樣可輕松地實現(xiàn)想要的功能。而且如果性能足夠高，無需進(jìn)行任何修改。
為此，讓我們先從簡單的軟件算法出發(fā)，實施簡短精悍的解決方案。結(jié)果確實簡單、精巧而且容易理解，不過效率很低。
unsigned int v=value;
unsigned int r = v;
int s = sizeof(v) * CHAR_BIT - 1;
for (v >>= 1; v; v >>= 1)
{
r <<= 1;
r |= v & 1;
s--;
}
r <<= s;
return r;
這段程序運行相當(dāng)順利，不過就算在專門針對速度優(yōu)化的MicroBlaze(使用五級流水線)上運行處理一個32 位字的算法，也用了220個周期。要執(zhí)行2萬次位反轉(zhuǎn)操作，在速度為50MHz的MicroBlaze上約需88ms。
客戶試圖采用略有不同的方法來優(yōu)化算法，但仍作為純軟件解決方案來實施。
要進(jìn)一步提升性能，就要采用純硬件解決方案，通過一種新的方式來讓硬件加速器充分發(fā)揮性能。
評論