借助智能DAQ, 獲得高級數(shù)據(jù)采集技術(shù)
加入技術(shù)交流群
本文引用地址：http://www.ex-cimer.com/article/107898.htm
圖21. 通過DMA FIFO和位組裝實(shí)現(xiàn)的NI LabVIEW FPGA程序框圖
所有的DMA FIFO數(shù)據(jù)傳輸寬度均為32位;因此，當(dāng)其傳遞源自16位模擬輸入通道的數(shù)據(jù)時(shí)，往往能夠合并2路通道或2個(gè)樣本上的數(shù)據(jù)再進(jìn)行傳輸，從而提高帶寬使用 率。 這即是圖21所展現(xiàn)的位組裝。當(dāng)數(shù)據(jù)被直接傳遞到主控計(jì)算機(jī)的內(nèi)存后，便可通過在Windows環(huán)境下運(yùn)行的NI LabVIEW主接口函數(shù)接受讀取(圖22)。
圖22. 通過DMA FIFO讀取和位拆裝實(shí)現(xiàn)的主接口代碼
如圖22所示，主接口程序框圖引用FPGA終端VI，然后使用While循環(huán)連續(xù)讀取DMA FIFO。 32位的數(shù)據(jù)被分解為2路16位通道，在波形圖表上接受采樣和繪制。 主接口VI還能對FPGA VI前面板上的各類顯示控件和輸入控件進(jìn)行讀寫操作;在這種情況下，“停止按鈕”輸入控件也被寫入。
結(jié)論
盡管DAQ-STC2等固定ASIC能夠滿足數(shù)據(jù)采集的大多數(shù)需求，然而，唯有借助智能DAQ中基于可重新配置FPGA的I/O定時(shí)和控制，方能實(shí) 現(xiàn)高度靈活性和完全定制。 借助NI LabVIEW FPGA，觸發(fā)和同步任務(wù)獲得了簡化，因?yàn)橥ㄟ^繪制圖形化程序框圖即可充分滿足用戶需求;借助獨(dú)立的模擬和數(shù)字I/O線，智能DAQ可利用FPGA提供的 實(shí)際并行。 R系列智能DAQ設(shè)備已經(jīng)針對多速率采樣、自定義計(jì)數(shù)器操作和頻率高達(dá)40 MHz的板載決策，為多功能數(shù)據(jù)采集進(jìn)行了各項(xiàng)可能的修繕。
評論