用CMOS技術實現(xiàn)高速模數(shù)轉(zhuǎn)換器
加入技術交流群
環(huán)顧目前的市場，大部分超高速模擬數(shù)字轉(zhuǎn)換器都采用雙極互補金屬氧化半導體 (BiCMOS) 工藝技術制造，因此 ADC081000 芯片是市場上第一款完全采用 CMOS 技術制造的模擬數(shù)字轉(zhuǎn)換器產(chǎn)品。由于雙極晶體管的補償電壓比 CMOS 晶體管低，而增益則較高，因此工程師一向喜歡采用雙極芯片設計模擬數(shù)字轉(zhuǎn)換器前端，例如取樣及保持放大器等信號調(diào)節(jié)電路。對于需要支持高頻率操作的系統(tǒng)來說，雙極芯片尤其受工程師歡迎。但雙極芯片的缺點是需要較高的供電，其功耗遠比采用 CMOS 技術的同類芯片大。ADC081000 芯片的實際功耗只有 1W 左右。相比之下，市場上功耗最低的 BiCMOS 模擬數(shù)字轉(zhuǎn)換器則耗用超過 3W 的功率。要裝設怎樣的散熱器才可將如此大量的熱量全部散發(fā)？這卻是一個令人極為頭痛的問題。ADC081000 芯片不但性能卓越，而且符合通信系統(tǒng)及高性能測試儀表所需的動態(tài)規(guī)格，可提供 7 以上的有效位數(shù) (ENOB)，遠超尼奎斯特（nyquist）的規(guī)定。
結(jié)構(gòu)及運作原理
高速模擬數(shù)字轉(zhuǎn)換器有多種結(jié)構(gòu)可供選擇，其中以快閃式、流水線式或折疊/內(nèi)插式等三種最受歡迎。采用快閃式及折疊/內(nèi)插式的結(jié)構(gòu)可讓數(shù)字 CMOS 工藝發(fā)揮更大的靈活性。折疊式模擬數(shù)字轉(zhuǎn)換器的優(yōu)點是速度快，而且所需的比較器比快閃式模擬數(shù)字轉(zhuǎn)換器少。內(nèi)插式模擬數(shù)字轉(zhuǎn)換器則只需極少量輸入放大器，而且所需的輸入電容也較低。我們所知的折疊/內(nèi)插式結(jié)構(gòu)便是這兩種技術的集成，其優(yōu)點是管芯體積較小、功耗較低、而動態(tài)性能又很高，因此 ADC081000 芯片便采用這種結(jié)構(gòu)，圖 1 所示的就是這款芯片的結(jié)構(gòu)框圖。
以 ADC081000 這類高速、高性能的集成電路來說，它們所需的時鐘信號絕對不能附隨任何噪音，以確保外部時鐘不會將不受歡迎的噪音帶進系統(tǒng)，影響系統(tǒng)的整體動態(tài)性能。ADC081000 芯片所需的時鐘必須屬于低相位噪音 (低抖動) 時鐘，而且必須能以千兆赫 (GHz) 以上的頻率操作。傳統(tǒng)的石英振蕩器雖然可以提供低抖動的時鐘信號，但市場上只有極少石英振蕩器能提供振蕩頻率超過幾百兆赫 (MHz) 的時鐘信號。為了確保振蕩頻率及低相位噪音符合要求，我們可以采用高頻率壓控振蕩器 (VCO)、鎖相環(huán)路 (PLL) 及石英振蕩器，并按圖 2 所示的設計將之集成一體，這是目前最佳的方法。
美國國家半導體最近推出業(yè)內(nèi)第一款高性能的鎖相環(huán)路及壓控振蕩器二合一解決方案，進一步強化其無線通信產(chǎn)品系列的陣容。LMX25XX 芯片系列的優(yōu)點是可將其射頻輸出的中心頻率設定在 800MHz 至 1.4GHz 之間。這系列芯片的相位噪音極低，確保所產(chǎn)生的抖動不會影響 ADC081000 芯片的信噪比 (SNR)。設計高速模擬數(shù)字轉(zhuǎn)換器的系統(tǒng)設計工程師清楚知道時鐘抖動會降低模擬數(shù)字轉(zhuǎn)換器的信噪比。以 500MHz 的輸入信號為例來說，3ps 的均方根抖動可將信噪比的最高極限降低至 40.5dB，其計算方式如下：
ADC081000 芯片內(nèi)部產(chǎn)生的取樣時鐘抖動極為輕微，其影響基本上可以不理。時鐘的設計要小心處理，設計的落實也要考慮實際的應用，這樣才可充分發(fā)揮 ADC081000 芯片的性能。但其中所涉及的各種技術都不在本文的討論范圍之內(nèi)。有一點卻值得一提，時鐘的設計極為重要，我們建議采用圖 2 的電路。如欲進一步查詢有關的資料，可參看 ADC081000 芯片的數(shù)據(jù)表。
面對每秒 1Gbps 的數(shù)據(jù)傳輸速度，我們有什么對策？
為了方便捕捉輸出數(shù)據(jù)，ADC081000 芯片設有低電壓差分信號傳輸 (LVDS) 及 CMOS 兩種操作模式。(下文將會簡單介紹 LVDS 技術的運作原理)。我們只要將邏輯高電平或邏輯低電平連接管腳 1，便可選擇要求的模式。采用 LVDS 模式操作時，內(nèi)部的 1:2 多路分配器負責為兩個輸出總線饋電，以及將輸出數(shù)據(jù)速度降低至只有取樣率的一半。采用 CMOS 模式操作時，內(nèi)部的 1:4 多路分配器負責為四個輸出總線饋電，以及將輸出數(shù)據(jù)速度降低至只有取樣率的四分之一。各總線上的數(shù)據(jù)會同時交錯處理，使每一總線能分別以 500MSPS 及 250MSPS 的速度輸出數(shù)據(jù)，令數(shù)據(jù)輸出速度合計高達 1GSPS。無論采用 LVDS 還是 CMOS 的模式操作，系統(tǒng)必須提供一個或多個與輸出數(shù)據(jù)傳送過程同步的輸出時鐘，以便簡化數(shù)據(jù)捕捉過程。
運作過程中應注意的事項
把所有的高性能元器件在應用過程中都看成是一個運作整體，而不是一個個的獨立個體，這是很重要的，所以在一個應用中，運算放大器和轉(zhuǎn)換器運行好壞都會影響整體的動作。數(shù)字示波器的應用非常廣泛，通信、半導體及計算機等行業(yè)的系統(tǒng)設計及測試工程師都經(jīng)常采用數(shù)字示波器。這種儀器倚靠一個高取樣率、高輸入帶寬的模擬數(shù)字轉(zhuǎn)換器。事實上，這是整臺儀器的心臟，因為示波器的輸入帶寬及取樣率完全由前端的模擬數(shù)字轉(zhuǎn)換器決定。例如，輸入帶寬為 1.5GHz 的 1 GSPS 示波器必須采用符合這些規(guī)格的模擬數(shù)字轉(zhuǎn)換器。測量儀器必須擁有足夠的帶寬才可準確測量信號。測量信號時，示波器的模擬帶寬必須足以支持信號內(nèi)的高頻部分。例如，示波器必須能夠提供 100MHz 以上的輸入帶寬，才可無需濾波器也能測量 100MHz 的正弦波。
由于方波之中有部分高頻波的頻率比基本頻率高很多倍，因此示波器必須提供遠遠超過 100MHz 的輸入帶寬才可測量 100MHz 的方波。取樣時若帶寬不足，便會遺失原來信號的高頻部分及振幅。這樣，方波便無法以方波的形狀顯示在示波器的屏幕上。
取樣率是模擬數(shù)字轉(zhuǎn)換器將模擬信號轉(zhuǎn)為數(shù)字信號的速率。取樣率越高，高頻信號便可更精確地復原。例如，以 1GSPS 取樣率復原的 100MHz 信號比以 500MHz 取樣率復原的同一信號更接近原來的信號。因此，像 ADC081000 這類高取樣率、高輸入帶寬及低位錯誤率 (BER) 的數(shù)字模擬轉(zhuǎn)換器是將高頻信號數(shù)字化的理想轉(zhuǎn)換器，最適用于系統(tǒng)的設計及測試。廠商可以利用這款模擬數(shù)字轉(zhuǎn)換器開發(fā)成本低廉的高性能測試設備。
另外一個典型的應用是數(shù)字無線電接收器。多年來模擬數(shù)字轉(zhuǎn)換技術的發(fā)展一日千里，令接收器可以更大量采用數(shù)字集成電路。當然接收器的數(shù)字電路越靠近天線，便越能發(fā)揮接收的優(yōu)勢。因此有人認為可將模擬數(shù)字轉(zhuǎn)換器置于射頻系統(tǒng)的輸出端，以便直接進行射頻取樣。這個設計看似較為可取，但這里產(chǎn)生另一個問題，我們不得不加以考慮。為了能夠預先抑制不需要的帶外信號，以及滿足模擬數(shù)字轉(zhuǎn)換器所要求的頻率范圍，已接收的信號在輸入模擬數(shù)字轉(zhuǎn)換器之前必須先加以濾波，以及接受自動增益控制。因此很多數(shù)字接收器采用折衷的辦法，先由輸出端的第一及第二中頻級將模擬信號轉(zhuǎn)為數(shù)字信號，使帶外信號還未進入模擬數(shù)字轉(zhuǎn)換器之前先行接受濾波，也確保部分信號在未進入模擬數(shù)字轉(zhuǎn)換器之前先行在模擬級接受自動增益控制，以盡量避免帶內(nèi)信號過驅(qū)動模擬數(shù)字轉(zhuǎn)換器，使信號在進行模擬數(shù)字轉(zhuǎn)換之前可以達到最大的信號增益。此外，我們?nèi)舨捎弥蓄l取樣及數(shù)字接收技術，便無需另外加設中頻級如混頻器、濾波器及放大器，有助減低成本，而且系統(tǒng)設計工程師若采用可編程數(shù)字濾波器取代固定的模擬濾波器，便可充分發(fā)揮設計上的靈活性。
由于 1.8GHz 的 ADC081000 芯片可提供 3dB 的帶寬，因此最適用于射頻或中頻的直接取樣。這款轉(zhuǎn)換器芯片可大幅減少所需昂貴模擬芯片的數(shù)目，有助減低系統(tǒng)的總體成本。此外，即使采用遠比尼奎斯特規(guī)定還要高的輸入頻率操作，總諧波失真也可保持在較低的水平，讓取樣率必定不足的系統(tǒng)如衛(wèi)星接收系統(tǒng)也可正常執(zhí)行工作。
評論