對勾形復蘇 新需求引領半導體業(yè)革新

　　今年4月的Globalpress電子峰會如期在美國舊金山舉行，30多家公司的密集講演折射出半導體業(yè)的回暖態(tài)勢，而從與會公司的發(fā)展策略和分享的熱點技術中，或可一窺半導體業(yè)下一波的發(fā)展方向。本報記者特就其中的熱點技術進行探討，并就幾家公司的發(fā)展策略進行介紹，以饗讀者。

　　ASIC與FPGA發(fā)力低功耗

　　年參加Globalpress電子峰會的企業(yè)代表中，與FPGA相關的公司數量眾多，包括Altera、Lattice(萊迪思)、QuickLogic等。而與其呈此消彼長之勢的ASIC陣營也不甘示弱，Open-Sili-con、Global Unichip立場堅定地做ASIC的擁躉。兩者之間的暗戰(zhàn)由來已久，但此番不約而同地找到了“共同點”———低功耗。

　　Altera市場營銷部高級副總裁Danny Brian指出，FPGA設計過去注重密度和效能，如今轉變成重視低功耗設計并同時兼顧密度和效能。Altera通過采用各種創(chuàng)新技術和28nm制程工藝，來降低高帶寬應用的成本和功耗。

　　Lattice此番主打中等密度和低密度FPGA，鎖定數碼相機、液晶電視、服務器、無線基站、安全監(jiān)控、智能手機等市場。Lattice公司總裁兼首席執(zhí)行官Bruno Guilmart說，市場對中等密度FPGA的要求是低功耗和優(yōu)化的性能，對低密度FPGA的要求是低成本和易于使用。Lattice的產品也將適應這些需求進一步擴展其市場，其2010年第一季度FPGA營業(yè)額增長41%成為準確把脈市場需求的有力佐證。

　　隨著先進制程技術的不斷進步，ASIC飽受開發(fā)成本不斷上升、靈活性不足的詬病，因而市場逐漸被FPGA侵蝕。但臺灣創(chuàng)意電子(Global Unichip)公司市場處處長黃克勤認為，ASIC的成本更多是從市場總量/單價比出發(fā)，而通過ASIC設計公司和晶圓廠的合作，可降低ASIC的前端制造成本和風險，即ASIC無晶圓模式。他還表示，在低功耗設計上，降低漏電流和動態(tài)消耗功率是ASIC設計公司關注的兩大焦點。2003年就一直在ASIC市場耕耘的Open-Silicon公司總裁兼首席執(zhí)行官NaveedSherwani認為，ASIC設計業(yè)正在經歷變革，如從完全自有IP到購買部分第三方IP、從自建工廠到成為Fabless、從自有設計工具到使用第三方設計工具等，ASIC廠商只需做好產品定義，其他如架構和RTL設計、IP、晶圓制造等將更多地外包給芯片設計服務公司，這是綜合考量靈活性、成本、上市時間的結果。

　　MEMS應與晶圓廠加強合作

　　MEMS隨著觸摸屏手機的大范圍普及也開始水漲船高。Gartner公司調查總監(jiān)Stephan Ohr在會上表示，非光學傳感器2010年的市場容量預計將突破31億美元，2014年將接近50億美元。汽車仍是其最大的應用市場，預計2014年其規(guī)模將突破28億美元。ADI公司副總裁兼總經理Mark Martin說，未來10年是MEMS第三次應用浪潮，出現在醫(yī)療、工業(yè)控制和軍事領域，MEMS高效加速器和陀螺儀將進一步帶動其多元化應用。

　　MEMS產品出貨量已達到2000萬片的SiTime公司市場行銷副總裁Piyush Sevalia說，在網絡、通信、存儲、消費電子等時鐘發(fā)生器應用市場，全硅產品取代石英是必然趨勢，因其可提供更高性能、更低成本、更小占位面積和更快的上市時間。他舉例道，SiTime全硅振蕩器IC的生產流程是2周，而石英高精密機械加工制造工藝周期一般需8-16周。

　　雖然MEMS在市場上表現搶眼，但其仍面臨著封裝、質量穩(wěn)定性等諸多挑戰(zhàn)。

　　在MEMS市場上有過多年經驗的Bosch Sensortec GmbH常務董事Frank Melzer指出，單一的MEMS產品并不能保證在市場上獲得成功，應該提供一系列MEMS產品和相關的軟件支持才能適應市場多樣化的需求，并且要應用先進技術和提供完好的質量。Coventor總裁兼首席執(zhí)行官Mike Jamiolkowski認為，晶圓廠應積累MEMS標準化制程經驗，與MEMS設計業(yè)者通力合作，擴展多元化生態(tài)環(huán)境，才能有效拓展MEMS的市場應用。

　　EDA著力提高布局效率

　　EDA一直是半導體業(yè)的重要分支。從2009年的數據看，模擬IC市場銷售額達310億多美元，而EDA銷售額約10億美元。EDA為適應半導體業(yè)對EDA的新需求，在降低功耗和噪音處理、提高布局/布線效率等方面不斷發(fā)力，以此來獲得更長足的發(fā)展動力。

　　當制程技術從45nm進入28nm階段，無論是芯片設計前端或后端，降低功耗和噪聲的重要性為EDA廠商所重視。在EDA領域深耕細作的Apache瞄準這一需求，專門提供降低功率和噪聲的EDA工具。Apache公司CEO兼董事長Andrew Yang表示，Apache公司開發(fā)的EDA工具可解決28nm芯片的噪聲、EMI輻射和干擾等問題。Andrew Yang還指出，EDA廠商除了降低功耗外，也要提供合適的電源供應設計內容以及芯片制程后的校正服務。

　　隨著采用數字和模擬混合芯片的數量日益增多，對EDA工具的可再利用、可移植模擬設計創(chuàng)建方法的要求也越來越高。Magma(微捷碼)公司對此推出Titan ALX(模擬布局加速器)和Titan AVP(模擬虛擬原型設計)工具，可提高模擬/混合信號設計的動態(tài)布局的產品化率，使客戶可采用更新的工藝技術更快地開發(fā)出產品。Magma市場營銷副總裁Bob Smith還介紹了靜態(tài)時序分析與提取產品———Tekton/QCP。他表示，目前在芯片流片之前的驗證工具仍然采用15年前的架構，費時很長時間，而Magma的Tekton/QCP新架構可使SoC時序分析和提取在1小時之內完成。

　　Altera：新一代FPGA支持多樣化精度DSP設計

　　-日益增長的帶寬要求對處理性能要求走高，固定精度的DSP已不能滿足應用需求。

　　-Altera應用28nm技術開發(fā)的新一代StratixV家族FPGA，支持多樣化精度的DSP設計，可替代傳統(tǒng)的DSP和ASSP。

　　“FPAG設計已從過去追求密度和效能轉變成相當重視低功耗并同時兼顧密度和效能。”Altera市場營銷部高級副總裁DannyBiran強調了低功耗在FPGA設計中的重要性。

　　他表示，在視頻處理、無線基站、醫(yī)療圖像處理、高性能計算機、軍事雷達等應用中，日益增長的帶寬要求對處理性能要求走高，比如在視頻處理中，已從標清到高清再發(fā)展到4K的分辨率，DSP要處理比以前高出25倍的像素精度，從9×9提升到18×18;在無線基站從3G到LTE再到LTEAdvanced的演進過程中，對DSP的要求是要適應多載波和多重天線的設計，DSP處理效能更要提高到200倍才行，精度要從18×18提升到27×27;在軍事雷達監(jiān)測系統(tǒng)中，從固定目標監(jiān)測到實時多目標監(jiān)測，DSP處理效能的精度也要提升100倍。固定精度的DSP在既定成本和功耗的范圍內，已不能滿足上述的應用需求。

　　Altera應用28nm技術開發(fā)的新一代StratixV家族FPGA，提高了集成度和I/O性能，同時滿足了成本和功耗要求。它支持多樣化精度的DSP設計，可替代傳統(tǒng)的DSP和ASSP，有效滿足市場對DSP的多重需求。經過測算，在視頻處理中，可節(jié)約30%多的DSP資源;在無線基站中，比固定運算的DSP可節(jié)約30%多的資源;在軍事雷達應用中，可節(jié)約50%的DSP資源。Altera可提供包括IP、接口在內的可驗證的參考設計及開發(fā)板。