選擇硬件在環(huán)（HIL）測(cè)試系統(tǒng)I/O接口

　　概覽

　　高性能模塊化的I/O接口是構(gòu)建成功硬件在環(huán)測(cè)試系統(tǒng)所必須的。硬件在環(huán)(HIL)測(cè)試系統(tǒng)體系結(jié)構(gòu)教程討論了多種硬件在環(huán)測(cè)試系統(tǒng)體系結(jié)構(gòu)和用于實(shí)現(xiàn)的實(shí)時(shí)處理技術(shù)。本教程討論了多種I/O接口選項(xiàng)，能夠用于實(shí)時(shí)處理器創(chuàng)建您的硬件在環(huán)測(cè)試系統(tǒng)。

　　多功能I/O

　　硬件在環(huán)測(cè)試系統(tǒng)需要多種模擬、數(shù)字和計(jì)數(shù)器/定時(shí)器接口與被測(cè)電子控制單元(ECU)進(jìn)行交互。NI多功能數(shù)字采集產(chǎn)品將所有功能集成在單個(gè)設(shè)備 中，為硬件在環(huán)測(cè)試系統(tǒng)I/O接口提供了高價(jià)值的選擇。高性能模擬數(shù)字和數(shù)字模擬轉(zhuǎn)換器結(jié)合了用于計(jì)數(shù)器/定時(shí)器功能和與實(shí)時(shí)處理器之間進(jìn)行低延時(shí)數(shù)據(jù)傳 輸?shù)陌遢d處理能力，讓這些接口成為硬件在環(huán)測(cè)試系統(tǒng)應(yīng)用的理想選擇。

　　基于FPGA的I/O

　　基于NI現(xiàn)場(chǎng)可編程門陣列(FPGA)的I/O將模擬I/O以及數(shù)字I/O與FPGA整合在單個(gè)儀器中。這些設(shè)備使用NI可重復(fù)配置I /O(RIO)FPGA技術(shù)，它提供了用于可編程的FPGA功能，可以用于創(chuàng)建定制I/O功能并減少實(shí)時(shí)處理器進(jìn)行模型執(zhí)行和信號(hào)處理的負(fù)荷，從而提高硬 件在環(huán)測(cè)試系統(tǒng)的性能。使用NI LabVIEW FPGA模塊，您可以定義您自己的硬件特性，而無需具備硬件描述語言的深入知識(shí)。