多功能數(shù)據(jù)采集處理系統(tǒng)實現(xiàn)
加入技術交流群
引言
本文引用地址：http://www.ex-cimer.com/article/110979.htm數(shù)據(jù)采集與處理系統(tǒng)的設計是現(xiàn)代信號處理系統(tǒng)的基礎，被廣泛應用于雷達、通信、圖像處理等領域。近年來，隨著信息科學的高速發(fā)展，人們面臨的信號處理任務越來越繁重，對實時信號數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。所用系統(tǒng)要求具有處理大量高速數(shù)據(jù)的能力，這就要求系統(tǒng)硬件達到很高的運算速度，并且軟件處理程序也盡可能優(yōu)化，以保證系統(tǒng)的實時性。同時，伴隨著電子產(chǎn)品應用的多樣化，電路設計的通用性也受到了大家的重視。
器件選型
A/D采樣芯片
凌力爾特(Linear)的LTC2260是一種14 bit ADC，它具有105 Msps的采樣率，功耗僅為106mW，顯著減少了用于高速數(shù)據(jù)采集的功率預算，同時集成有高性能采樣保持電路，提供CMOS兼容的輸出，輸入信號和采樣時鐘均支持差分模式。LTC2260具有以下特點：信噪比73.4dB，無雜散動態(tài)范圍85dB，單1.8V電源，滿功率帶寬800MHz，CMOS、DDR CMOS或DDR LVDS輸出，可選輸入范圍1VP-P 至 2VP-P。
在FPGA的選型中，通過對算法所需資源的估算和充分考慮器件的適用性，選用Altera公司StratixⅢ系列的EP3SE260。
StratixⅢ擁有功能強大的DSP模塊，速度高達550MHz，具有896個18×18的乘法器，支持可變位寬，支持基本乘法器、求和、累加、級聯(lián)、取整、飽和以及桶形移位寄存器等功能。EP3SE260資源如表1所示。
本設計中DSP選用ADI公司的新一代ADSP TS201S數(shù)字信號處理器，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理領域。ADSP TS201S采用超級哈佛結構，靜態(tài)超標量操作適合多處理器模式運算，可直接構成分布式并行系統(tǒng)和共享存儲式系統(tǒng)，專為大的信號處理任務和通信結構優(yōu)化。
硬件電路設計
本系統(tǒng)中設計了四路A/D，采樣后的數(shù)字信號送到FPGA進行預處理，F(xiàn)PGA同時為系統(tǒng)提供時鐘、對A/D和D/A進行控制、與DSP進行數(shù)據(jù)交換，還要為CPCI接口的實現(xiàn)提供時序邏輯和通信接口，DSP做相應的算法處理，四路D/A可提供測試信號和自檢信號，系統(tǒng)結構框圖如圖1所示。
評論