<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 業(yè)界動(dòng)態(tài) > Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

          Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

          作者: 時(shí)間:2010-08-05 來源:電子產(chǎn)品世界 收藏

            公司今天發(fā)布® V系列,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。 V 采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)業(yè)界最好的系統(tǒng)性能。 V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲(chǔ)器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語音和數(shù)據(jù)。

          本文引用地址:http://www.ex-cimer.com/article/111474.htm

            Micron公司業(yè)務(wù)開發(fā)高級經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲(chǔ)器專門設(shè)計(jì)用于滿足當(dāng)今的寬帶網(wǎng)絡(luò)應(yīng)用需求,支持在網(wǎng)絡(luò)上更有效的傳送數(shù)據(jù)。我們與長期合作,他們承諾提供高性能FPGA解決方案,從而幫助設(shè)計(jì)人員輕松高效的采用我們前沿的低延時(shí)存儲(chǔ)器。”

            Stratix V FPGA為RLDRAM 3等外部存儲(chǔ)器提供大吞吐量存儲(chǔ)器接口,改善了對器件讀/寫通路的所有關(guān)鍵電路,以簡化高頻時(shí)序逼近。為進(jìn)一步完善Stratix V FPGA,提供存儲(chǔ)器控制器內(nèi)核和相關(guān)的設(shè)計(jì)軟件,采用外部存儲(chǔ)器時(shí),可自動(dòng)縮短設(shè)計(jì)時(shí)間。

            Altera元器件產(chǎn)品市場資深總監(jiān)Luanne Schirrmeister表示:“Altera與Micron已合作多年,改進(jìn)FPGA存儲(chǔ)器接口的延時(shí)性能,以提高帶寬受限用戶的系統(tǒng)吞吐量。這有利于用戶采用獨(dú)具特色的解決方案迅速將產(chǎn)品推向市場。在Stratix V存儲(chǔ)器體系結(jié)構(gòu)上的創(chuàng)新,使我們能夠面向當(dāng)今的高性能網(wǎng)絡(luò)應(yīng)用,提供最高效的存儲(chǔ)器接口。”



          關(guān)鍵詞: Altera Stratix FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();