下一代低VCEsat雙極晶體管

　　通過(guò)選擇不同的低電阻襯底，例如圖1所示的摻磷或摻砷襯底，可以大幅降低壓降中半導(dǎo)體部分引起的壓降所占的比例。另一個(gè)重要的影響因素是電流分布，它應(yīng)在整個(gè)芯片范圍內(nèi)盡可能保持均衡，并且將芯片前端金屬化的擴(kuò)展電阻降至最低。對(duì)于BISS晶體管，芯片中的電流均衡分布通過(guò)一種稱為網(wǎng)格設(shè)計(jì)(將晶體管分成不同的柵格結(jié)構(gòu))的方法來(lái)實(shí)現(xiàn)。BISS 4晶體管采用受專利保護(hù)的雙層金屬化布局，能夠盡量提升發(fā)射極線路金屬厚度，從而將飽和電阻降至最低(參見(jiàn)圖2)。

　　縮短開(kāi)關(guān)時(shí)間：集成鉗位元件，降低擴(kuò)散電容

　　要在降低飽和電壓的基礎(chǔ)上縮短開(kāi)關(guān)時(shí)間，關(guān)鍵是盡量降低開(kāi)關(guān)操作中的晶體管擴(kuò)散電容。這主要通過(guò)集成的寄生鉗位結(jié)構(gòu)(圖3)來(lái)實(shí)現(xiàn)，該設(shè)計(jì)可以避免過(guò)度驅(qū)動(dòng)飽和狀態(tài)下的晶體管并有效降低晶體管的存儲(chǔ)時(shí)間ts。

　　典型應(yīng)用

　　低VCEsat晶體管兼具雙極晶體管的優(yōu)勢(shì)和低RCEsat值(可與典型MOSFET的RDSon媲美)，主要滿足常規(guī)開(kāi)關(guān)應(yīng)用。這些應(yīng)用包括驅(qū)動(dòng)電壓較小的電池供電設(shè)備中的負(fù)載開(kāi)關(guān)(圖4)。由于實(shí)際應(yīng)用中反向電流阻斷和高能效具有決定性意義，因此雙極晶體管比MOSFET更有優(yōu)勢(shì)。例如低VCEsat晶體管通常作為手機(jī)等產(chǎn)品的電源管理單元(PMU)中的電荷存儲(chǔ)晶體管使用。

　　另外，筆記本電腦中使用低VCEsat晶體管，可以降低風(fēng)扇或接口電源負(fù)載開(kāi)關(guān)的損耗，延長(zhǎng)電池使用時(shí)間。

　　降低飽和電壓：低電阻半導(dǎo)體襯底、芯片金屬化結(jié)構(gòu)和芯片設(shè)計(jì)