粒子探測器讀出電路數(shù)字濾波器設(shè)計(jì)

　　對四個(gè)子模塊單獨(dú)設(shè)計(jì)，再級聯(lián)就可以得到整個(gè)濾波器的整體結(jié)構(gòu)，最終的濾波器整體結(jié)構(gòu)如圖2所示，下面詳細(xì)介紹各個(gè)模塊的設(shè)計(jì)。

　　H1(z)的結(jié)構(gòu)設(shè)計(jì)

　　結(jié)構(gòu)設(shè)計(jì)指的是將線性常系數(shù)差分方程描述的系統(tǒng)用加法、乘以系數(shù)和延遲等基本運(yùn)算模塊的互聯(lián)所組成的結(jié)構(gòu)來表示。不同的結(jié)構(gòu)，不僅需要的資源是不一樣的，更重要的是，在數(shù)值精度有限的時(shí)候，它們在性能上可能有很大的差異，這個(gè)也是為什么要結(jié)構(gòu)設(shè)計(jì)的原因。

　　濾波器的結(jié)構(gòu)有很多形式，例如對于IIR濾波器，就有直接Ⅰ型、直接Ⅱ型以及他們的轉(zhuǎn)置形式，而這些形式又可以通過級聯(lián)和并聯(lián)組成更加復(fù)雜的結(jié)構(gòu)。這些結(jié)構(gòu)之間的差別在于：

　　1. 直接Ⅰ型和直接Ⅱ型所需要的延遲單元數(shù)目為傳遞函數(shù)中分子和分母延遲單元數(shù)目之和，而它們的轉(zhuǎn)置形式所需要的延遲單元數(shù)目為分子分母中延遲單元數(shù)目的最大者，所以直接Ⅰ型的轉(zhuǎn)置形式和直接Ⅱ型的轉(zhuǎn)置形式所需要的延遲單元較少。

　　2. 直接Ⅰ型的轉(zhuǎn)置形式和直接Ⅱ型的極點(diǎn)實(shí)現(xiàn)在前面，直接Ⅰ型和直接Ⅱ型的轉(zhuǎn)置形式的則相反，零點(diǎn)實(shí)現(xiàn)在前面。實(shí)現(xiàn)一個(gè)極點(diǎn)相當(dāng)于積分操作，輸出有可能產(chǎn)生溢出，而零點(diǎn)相當(dāng)于微分操作，輸出可能產(chǎn)生較大的截?cái)嗾`差。這樣，他們的先后次序?qū)ο到y(tǒng)性能影響很大，需要根據(jù)輸入信號的形式選擇零極點(diǎn)的實(shí)現(xiàn)次序。

　　對于()1Hz子模塊，它有一個(gè)極點(diǎn)和一個(gè)零點(diǎn)，輸入信號是指數(shù)衰減信號，如果先實(shí)現(xiàn)極點(diǎn)，那么就相當(dāng)于對輸入的指數(shù)衰減信號積分，必然會產(chǎn)生溢出，得到錯(cuò)誤的結(jié)果，所以只能采用先實(shí)現(xiàn)零點(diǎn)的方式，也就是選擇直接Ⅰ型或者是直接Ⅱ型的轉(zhuǎn)置形式，考慮到減小延遲單元的個(gè)數(shù)，選擇直接Ⅱ型的轉(zhuǎn)置形式作為()1Hz子模塊的實(shí)現(xiàn)結(jié)構(gòu)，得到其結(jié)構(gòu)圖如圖3所示。

　　延遲數(shù)可調(diào)的延遲模塊設(shè)計(jì)

　　在子模塊H2(z)，H3(z)中，都含有延遲數(shù)很大的延遲單元kz−，lz−，為了適應(yīng)不同的噪聲環(huán)境，還需要延遲數(shù)目k，l是可調(diào)的，其實(shí)現(xiàn)結(jié)構(gòu)如圖4所示：

　　如圖4所示，延遲模塊的核心是一個(gè)雙口RAM，但是數(shù)據(jù)不是在寄存器中流動，而是通過改變寫和讀的地址來實(shí)現(xiàn)延遲的，它的實(shí)現(xiàn)原理可以總結(jié)為以下幾點(diǎn)：

　　● 通過輸入地址計(jì)數(shù)器控制依次寫入數(shù)據(jù);

　　● 通過輸出地址計(jì)數(shù)器控制依次讀出數(shù)據(jù);

　　● 延遲單元個(gè)數(shù)由異步復(fù)位時(shí)對輸入地址計(jì)數(shù)器和輸出地址計(jì)數(shù)器賦初值的差異來確定。

　　● 由于輸出不能有不確定的值，所以在每一次復(fù)位之后，如果輸出地址計(jì)數(shù)器所指向的存儲單元的值不確定，就輸出0，否則輸出地址計(jì)數(shù)器所指向的存儲單元的值。這個(gè)需要一個(gè)復(fù)位計(jì)數(shù)器來控制是輸出0還是M中的值。

　　這樣，只需要在復(fù)位之前設(shè)定 DelayNum的值，就可以在復(fù)位的時(shí)候?qū)斎氲刂酚?jì)數(shù)器和輸出地址計(jì)數(shù)器賦值來設(shè)定延遲單元的延遲數(shù)為DelauNum。而且，這樣的實(shí)現(xiàn)方式對于降低功耗也是是很有作用的，例如，對于一個(gè)延遲數(shù)是100的延遲單元，如果采用一般的實(shí)現(xiàn)方式，數(shù)據(jù)在寄存器中流動，那么每個(gè)時(shí)鐘觸發(fā)沿有100個(gè)寄存器需要讀寫，而采用上面所用的方式，只需要對兩個(gè)寄存器指向的RAM單元讀寫就可以了，雖然增加了一些外圍控制電路，但是開銷相對很少。此外，由于可以采用工藝廠商提供的雙口RAM宏單元，相對于寄存器組實(shí)現(xiàn)方式，可以大幅度降低芯片的面積和功耗。