SPARQ系列述評(píng)之二

　　摘要：隨著半導(dǎo)體工藝的不斷發(fā)展，數(shù)字信號(hào)的速率也愈來愈高，Gbps以上的高速信號(hào)已經(jīng)隨處可見。面對(duì)高速設(shè)計(jì)的新領(lǐng)域，硬件設(shè)計(jì)工程師們需要改變傳統(tǒng)的設(shè)計(jì)理念，他們需要以更加超前的思維去思考自己將要設(shè)計(jì)的信號(hào)的質(zhì)量，或許在制定產(chǎn)品設(shè)計(jì)方案的時(shí)候就需要進(jìn)行調(diào)研;需要在設(shè)計(jì)過程的每一個(gè)環(huán)節(jié)去思考信號(hào)質(zhì)量問題，如方案設(shè)計(jì)環(huán)節(jié)，原理圖設(shè)計(jì)環(huán)節(jié)，PCB設(shè)計(jì)環(huán)節(jié)，測(cè)試驗(yàn)證環(huán)節(jié)等等;需要考慮到系統(tǒng)中的每一個(gè)構(gòu)成成分可能給信號(hào)質(zhì)量帶來的影響，如過孔，電容，電感，阻抗，接插件等等;所有高速設(shè)計(jì)相關(guān)的問題也常被統(tǒng)稱為信號(hào)完整性(即SI，Signal Integrity)問題，SI是當(dāng)前硬件設(shè)計(jì)工程師們的一個(gè)最熱門的話題之一。和SI相關(guān)的兩個(gè)最為重要的工作是信號(hào)完整性仿真和信號(hào)完整性測(cè)試。信號(hào)完整性仿真是指使用仿真軟件將芯片、信號(hào)傳輸鏈路的模型連接到一起，進(jìn)行初步的信號(hào)質(zhì)量的預(yù)測(cè)，信號(hào)完整性仿真中一個(gè)最為重要的模型是S參數(shù)模型，它常被用來模擬傳輸線、過孔、接插件等的模型，在仿真之初S參數(shù)常常是通過電磁場(chǎng)仿真軟件等仿真的方法獲得，然后再用相應(yīng)的測(cè)試儀器如TDR、VNA以及力科新推出的新型專用于信號(hào)完整性領(lǐng)域的信號(hào)完整性網(wǎng)絡(luò)分析儀SPARQ等進(jìn)行測(cè)試驗(yàn)證。S參數(shù)模型貫穿于整個(gè)信號(hào)完整性分析過程，它是一切信號(hào)完整性問題的心臟。

　　關(guān)鍵詞： 信號(hào)完整性 仿真 S參數(shù) 建立時(shí)間 保持時(shí)間

　　一、信號(hào)完整性的基本概念

　　SI(Signal Integrity)是指?jìng)鬏斚到y(tǒng)在信號(hào)的傳輸過程中保持信號(hào)的時(shí)域和頻域特性的能力。

　　在理想情況下，信號(hào)在傳輸過程中不應(yīng)該發(fā)生任何的變化，但是真正理想的傳輸通道是不存在的，實(shí)際情況是信號(hào)經(jīng)過一個(gè)非理想的傳輸通道后會(huì)發(fā)生各種各樣的信號(hào)完整性問題。從信號(hào)質(zhì)量角度考慮，主要有過沖、下沖、振鈴、反射等，信號(hào)質(zhì)量問題會(huì)導(dǎo)致接收端芯片錯(cuò)誤的判別接收到的信號(hào)的邏輯特性，如將0電平誤認(rèn)為是1電平，從而出現(xiàn)數(shù)據(jù)傳輸錯(cuò)誤，另外一方面是時(shí)序問題，主要表現(xiàn)為數(shù)據(jù)和時(shí)鐘之間的時(shí)序關(guān)系，如接收端的時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)不滿足建立時(shí)間和保持時(shí)間。

　　概括來說，信號(hào)完整性問題主要表現(xiàn)為兩個(gè)方面，一是信號(hào)質(zhì)量問題;二是時(shí)序問題(主要是建立時(shí)間和保持時(shí)間)。

　　1、信號(hào)質(zhì)量問題