基于暫態(tài)行波法的配電網(wǎng)故障定位裝置研究

　　信號(hào)調(diào)理電路

　　由于電壓傳感器輸出的電壓信號(hào)不正好在ADC的量程范圍內(nèi)，故需要對(duì)信號(hào)進(jìn)行調(diào)理，以滿(mǎn)足高速ADC的要求，保證ADC的正常工作，避免造成ADC的損壞。

　　高速數(shù)據(jù)采集及存儲(chǔ)電路

　　高速數(shù)據(jù)采集及存儲(chǔ)電路是行波法故障定位裝置的核心部分，主要由FPGA、ADC模數(shù)轉(zhuǎn)換器和2片SRAM構(gòu)成。其中，F(xiàn)PGA采用Altera公司的240引腳PQFP封裝的EP1C12，它具有12, 060 LEs、52個(gè)M4K RAM blocks、2個(gè)PLLs、173個(gè)用戶(hù)I/O。ADC采用ADI公司的AD7822，它是一種8-bit A/D轉(zhuǎn)換器，單極性輸入，并行輸出;內(nèi)含取樣保持電路，具有轉(zhuǎn)換后自動(dòng)Power-Down的模式，電流消耗可降低至5μA以下。轉(zhuǎn)換時(shí)間最大為420ns，可滿(mǎn)足1μs采樣一次的轉(zhuǎn)換要求，SNR可達(dá)48dB，INL及DNL都在±0.75 LSB以?xún)?nèi)?？蓱?yīng)用在數(shù)據(jù)采樣、DSP系統(tǒng)及移動(dòng)通信等場(chǎng)合。SRAM的任務(wù)是存儲(chǔ)高速ADC轉(zhuǎn)換的數(shù)據(jù)，由于高速ADC的轉(zhuǎn)換速率很高，這就要求數(shù)據(jù)存儲(chǔ)器有較大的存儲(chǔ)容量和較短的讀/寫(xiě)時(shí)間，這里采用ISSI 公司的IS61LV25616。IS61LV25616是256k×16的高速異步CMOS靜態(tài)RAM，讀寫(xiě)速度可達(dá)10ns，完全可以滿(mǎn)足要求。

　　具體工作過(guò)程： 線(xiàn)路正常運(yùn)行時(shí)，沒(méi)有暫態(tài)信號(hào)輸入，3片AD7822在FPGA產(chǎn)生的高頻時(shí)鐘脈沖控制下并行地進(jìn)行采樣和數(shù)據(jù)轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)據(jù)循環(huán)存儲(chǔ)在2片SRAM中的一片上，SRAM中永遠(yuǎn)保留著等于RAM容量的最新數(shù)據(jù)。當(dāng)三相故障行波信號(hào)中任一相的幅值高于預(yù)設(shè)的門(mén)檻值時(shí)，表明有故障行波信號(hào)被監(jiān)測(cè)到，鎖存當(dāng)前的時(shí)標(biāo)，同時(shí)開(kāi)始一個(gè)10ms的計(jì)時(shí)延時(shí)，在這段時(shí)間內(nèi)繼續(xù)將ADC轉(zhuǎn)換的數(shù)據(jù)存儲(chǔ)到當(dāng)前的一片SRAM。當(dāng)10ms延時(shí)結(jié)束時(shí)，切換地址數(shù)據(jù)總線(xiàn)將采集的數(shù)據(jù)存儲(chǔ)到另一片SRAM上，同時(shí)通知MCU取走第一片SRAM中的故障行波數(shù)據(jù)和鎖存的時(shí)標(biāo)，并通過(guò)GPRS DTU遠(yuǎn)傳給中心端服務(wù)器做進(jìn)一步的處理，實(shí)現(xiàn)故障波形分析，進(jìn)而實(shí)現(xiàn)故障定位。若只采用1片SRAM，在10ms延時(shí)結(jié)束后，需暫時(shí)停止數(shù)據(jù)采集，待SRAM中數(shù)據(jù)取走之后才能重新采集數(shù)據(jù)，以保證有用的故障信息不被沖掉。如果在轉(zhuǎn)存暫態(tài)數(shù)據(jù)期間線(xiàn)路發(fā)生故障，則不能對(duì)其進(jìn)行監(jiān)測(cè)，造成故障數(shù)據(jù)漏記，無(wú)法定位。采用雙SRAM，由于MCU轉(zhuǎn)移數(shù)據(jù)和高速ADC繼續(xù)采集數(shù)據(jù)可以在FPGA的協(xié)調(diào)下同時(shí)進(jìn)行，從而在一定程度上解決了以往裝置存在的循環(huán)存儲(chǔ)器死區(qū)問(wèn)題。

　　單片機(jī)外圍電路

　　單片機(jī)(MCU)外圍電路主要包括3部分：與GPRS DTU連接的數(shù)據(jù)遠(yuǎn)傳電路、與GPS模塊連接的時(shí)間獲取電路和與FPGA之間的數(shù)據(jù)通信電路。根據(jù)單片機(jī)需完成的功能，本系統(tǒng)中采用Microchip高性能RISC CPU PIC18F8520，它內(nèi)部有32kB的FLASH程序存儲(chǔ)器和2kB的SRAM數(shù)據(jù)存儲(chǔ)器、1kB的EEPROM數(shù)據(jù)存儲(chǔ)器;運(yùn)算速度可達(dá)10MIPS;可以工作在DC~40MHz的時(shí)鐘頻率范圍之內(nèi);具有外部存儲(chǔ)器接口，可方便地訪(fǎng)問(wèn)外部存儲(chǔ)器中的程序或數(shù)據(jù)，便于與FPGA的數(shù)據(jù)通信;具有2個(gè)USART接口，支持RS-485和RS-232，其中一個(gè)USART接口與GPRS DTU連接，可對(duì)DTU進(jìn)行配置并傳輸數(shù)據(jù)，另一個(gè)與GPS模塊相連，用來(lái)獲取精確到秒的時(shí)間信息。

　　無(wú)線(xiàn)通訊模塊采用成都眾山科技ZSD2110 GPRS DTU。ZSD2110是一款使用GPRS進(jìn)行無(wú)線(xiàn)數(shù)據(jù)傳輸?shù)慕K端設(shè)備，支持透明數(shù)據(jù)傳輸和用戶(hù)自由控制傳輸模式，本系統(tǒng)中采用透明數(shù)據(jù)傳輸模式，不用關(guān)系復(fù)雜的網(wǎng)絡(luò)協(xié)議，通過(guò)全透明串行口，就可進(jìn)行無(wú)線(xiàn)數(shù)據(jù)收發(fā)，可大大簡(jiǎn)化單片機(jī)軟件程序的設(shè)計(jì)。GPS授時(shí)模塊采用Garmin的GPS15XL，它是12通道的GPS接收機(jī)，精密授時(shí)類(lèi)型精度可達(dá)±50納秒(典型值);具有串行端口，輸出為RS232，輸入可為RS232或者具有RS232極性的TTL電平，波特率從300~38400可選，默認(rèn)為4800?？奢敵鯪MEA0183 2.0/3.0的ASCII碼語(yǔ)句/Garmin二進(jìn)制格式信息。非常適合應(yīng)用于車(chē)輛導(dǎo)航、海事導(dǎo)航、電力系統(tǒng)校時(shí)等。由于DTU和GPS模塊都是通過(guò)串行口與單片機(jī)連接，接口比較簡(jiǎn)單，需特別說(shuō)明的是單片機(jī)與FPGA之間的數(shù)據(jù)通信接口電路。單片機(jī)PIC18F8520需通過(guò)其EMI接口從FPGA獲取故障波形數(shù)據(jù)和時(shí)標(biāo)信息。由于PIC18F8520的EMI接口中16bit數(shù)據(jù)線(xiàn)和低16bit的地址線(xiàn)共用，與FPGA之間不能直接相連，接口連接如圖3所示。

　　故障定位裝置的程序設(shè)計(jì)

　　故障定位裝置的程序設(shè)計(jì)包括FPGA的內(nèi)部邏輯設(shè)計(jì)和單片機(jī)的軟件設(shè)計(jì)。

　　FPGA內(nèi)部邏輯設(shè)計(jì)

　　FPGA的內(nèi)部邏輯通過(guò)Altera公司的Quartus II集成環(huán)境，采用Verilog HDL硬件描述語(yǔ)言開(kāi)發(fā)設(shè)計(jì)，分為以下幾個(gè)模塊。

　　(1)時(shí)鐘信號(hào)生成模塊：將50MHz的輸入時(shí)鐘通過(guò)計(jì)數(shù)器分頻得到需要的時(shí)標(biāo)標(biāo)定電路的時(shí)鐘信號(hào)、ADC轉(zhuǎn)換時(shí)鐘信號(hào)等系統(tǒng)需要的各種頻率的時(shí)鐘信號(hào)。