掃描測(cè)試提高130nm成品率

傳統(tǒng)基于掃描的實(shí)時(shí)(at-speed)延遲測(cè)試系統(tǒng)以系統(tǒng)時(shí)鐘的速度來(lái)檢查信號(hào)的躍遷。但對(duì)于130nm節(jié)點(diǎn)及以下的設(shè)計(jì)，實(shí)時(shí)測(cè)試已不足以檢測(cè)出許多設(shè)計(jì)路徑中的微小延遲缺陷。因此，我們需要一種新的檢測(cè)方法，能夠檢測(cè)所有電路路徑中的微小延遲，并且比實(shí)時(shí)測(cè)試速度更快。
由于像電阻斷路等故障并不會(huì)影響一個(gè)電路的整個(gè)邏輯結(jié)果，因此很難采用單時(shí)鐘(粘著性故障)模式來(lái)進(jìn)行檢測(cè)。雖然其中一些缺陷可以采用IDDQ模式進(jìn)行檢測(cè)，但是，這種方式卻很難隔離和診斷檢測(cè)出來(lái)的故障，而且，盡管是在新設(shè)計(jì)中，相對(duì)較高的背景漏電流也會(huì)使IDDQ檢測(cè)很難進(jìn)行。
為了有效地檢測(cè)延遲缺陷，業(yè)內(nèi)正在轉(zhuǎn)向路徑延遲測(cè)試。這種模式的檢測(cè)效果取決于一個(gè)故障傳輸以及最終觀測(cè)到的路徑中的松弛量(slack)。如果微小物理缺陷（small physical defect）與其觀測(cè)點(diǎn)相距過(guò)于松弛的話，就會(huì)無(wú)法觀測(cè)到缺陷，因?yàn)椋沙诹窟^(guò)大就會(huì)延長(zhǎng)故障時(shí)間。

實(shí)時(shí)延遲測(cè)試
延遲測(cè)試生成算法基于可控性和可觀測(cè)性評(píng)估，趨向于沿著最容易接近的路徑生成測(cè)試模式，這些算法以系統(tǒng)時(shí)鐘速度對(duì)瞬態(tài)變化進(jìn)行測(cè)試，其所選擇的路徑也趨向于最短。
如果在一個(gè)較短路徑中，模式生成器將故障劃分為“已測(cè)”，那么，生成器就不會(huì)再次對(duì)該故障進(jìn)行評(píng)估，而是沿著較長(zhǎng)的路徑繼續(xù)觀測(cè)。因此，較短路徑中其他的微小缺陷可能就會(huì)被漏測(cè)，甚至被標(biāo)記為已檢測(cè)。
例如，如圖1，假設(shè)在位置A有一個(gè)缺陷，并且缺陷效應(yīng)可以在位置B或C觀測(cè)到，則自動(dòng)測(cè)試模式生成器將會(huì)沿著底部較短的、到C的短路徑進(jìn)行檢測(cè)，因?yàn)檫@樣做相對(duì)容易并且速度較快，但如果沿著頂部較長(zhǎng)路徑檢測(cè)，其發(fā)現(xiàn)微小缺陷的機(jī)會(huì)會(huì)更大。
圖 1

為了在現(xiàn)有測(cè)試軟件的局限性內(nèi)工作(現(xiàn)有軟件趨向于沿著較短的、不重要的路徑檢測(cè)和劃分故障)并消除沿路的松弛量(消除逃脫測(cè)試的可能性)，可以使用比系統(tǒng)速度更快的新技術(shù)來(lái)測(cè)試芯片。

比實(shí)時(shí)延遲測(cè)試更快的測(cè)試技術(shù)
解決松弛問(wèn)題相當(dāng)直接的辦法是在盡可能消除松弛的情況下創(chuàng)建測(cè)試模式。假設(shè)對(duì)測(cè)試生成或故障仿真不做任何變化，增加測(cè)試模式的時(shí)鐘速度就可以消除松弛量。
換言之，該方法仍然測(cè)試短路徑，但是測(cè)試速度將會(huì)變快。為了采用這種方法，必須確定合適的時(shí)鐘范圍，以便大部分路徑在盡可能小的松弛量下被測(cè)量。針對(duì)每一個(gè)時(shí)鐘域獲取電路中路徑長(zhǎng)度的分布，來(lái)確定時(shí)鐘范圍。一旦確定了范圍，就需要生成在這些不同速度下運(yùn)行的測(cè)試模式，而且必須選擇每一個(gè)頻率增量的間隔。這些間隔可能再次引入松弛問(wèn)題，但是，工程師們可以選擇足夠小的間隔使松弛量為最小。理想情況下，測(cè)試生成器將為每一個(gè)具有最小可能松弛量的瞬變自動(dòng)創(chuàng)建測(cè)試。
在圖2中，F(xiàn)TAS（faster than at-speed）測(cè)試消除了沿著路徑A到C的松弛，并允許在A檢測(cè)故障。然而，為了這個(gè)測(cè)試成功，必須標(biāo)記沿著較長(zhǎng)路徑的觸發(fā)器。因此，為了以各種速度創(chuàng)建工作在實(shí)際硅片測(cè)試器上的測(cè)試模式，必須指示出那些不能以高于系統(tǒng)速度運(yùn)行的路徑所反饋的觸發(fā)器，以便測(cè)量Xs(不必在意狀態(tài))。
圖 2

自動(dòng)生成FTAS測(cè)試的方法之一，是采用電路時(shí)序，為較短的路徑生成FTAS測(cè)試，并根據(jù)需要掩蔽較長(zhǎng)的路徑。根據(jù)從業(yè)內(nèi)標(biāo)準(zhǔn)時(shí)序分析工具獲得的標(biāo)準(zhǔn)延遲格式(SDF)時(shí)序數(shù)據(jù)，可以為自動(dòng)測(cè)試程序生成器(ATPG)引擎提供時(shí)序信息。ATPG引擎以內(nèi)部為測(cè)試模式“安排時(shí)序”，并確定哪些觸發(fā)器要被不滿足所需時(shí)序的路徑反饋。然后自動(dòng)標(biāo)記這些觸發(fā)器以便在模式集里測(cè)量X。
測(cè)試生成算法應(yīng)該首先創(chuàng)建頻率最快的模式，然后依次創(chuàng)建頻率較慢的模式。隨著測(cè)試生成的進(jìn)行，測(cè)試覆蓋率也逐漸被累計(jì)起來(lái)。而后續(xù)的測(cè)試模式運(yùn)行不會(huì)再沿著較慢的路徑測(cè)試這些故障，從而節(jié)省了測(cè)試生成和仿真的時(shí)間。

實(shí)際測(cè)試案例
我們研究了該方法在130nm圖像處理器上的應(yīng)用，其中生成了大約27,000個(gè)雙時(shí)鐘延遲測(cè)試模式，實(shí)現(xiàn)了85%的瞬態(tài)故障覆蓋率。這些測(cè)試模式都是以功能速度(functional speed, 保持系統(tǒng)功能正常的運(yùn)行速度)運(yùn)行。盡管利用了這種魯棒（robust）的模式集，但在系統(tǒng)級(jí)測(cè)試?yán)锶匀话l(fā)現(xiàn)了一些故障。
在芯片的特定路徑上，主時(shí)鐘域里，我們運(yùn)行了靜態(tài)延遲分析以確定松弛量(假設(shè)時(shí)鐘以實(shí)時(shí)運(yùn)行)，如圖3所示。注意大約一半的路徑松弛時(shí)間超過(guò)1ns。該芯片非常適合用做這些實(shí)驗(yàn)，因?yàn)樵S多路徑都具有高松弛時(shí)間。增加大量短路徑，會(huì)增加故障效應(yīng)流入短路徑和長(zhǎng)路徑的機(jī)會(huì)。
圖 3

這些芯片中有一個(gè)被發(fā)現(xiàn)沒(méi)有通過(guò)系統(tǒng)級(jí)測(cè)試的芯片X。芯片X通過(guò)了27,000個(gè)實(shí)時(shí)延遲測(cè)試模式的魯棒集，我們將此集合稱(chēng)為模式集P1。另外增加的1000個(gè)測(cè)試模式稱(chēng)為模式集P2，它們被定時(shí)為剛好超過(guò)兩倍功能時(shí)鐘速度(在鄰近某處對(duì)13%的延遲故障進(jìn)行檢測(cè))。
在根據(jù)模式集P1劃分出的覆蓋率頂上，我們對(duì)模式集P2進(jìn)行了故障仿真，發(fā)現(xiàn)沒(méi)有額外故障被劃分出。這就表明，模式集P1已經(jīng)測(cè)試了由模式集P2覆蓋的所有故障，因此，兩個(gè)模式集的主要差異在于測(cè)試器上模式運(yùn)行的速度。
我們又利用為低壓和高溫這樣的最壞情況生成的SDF文件創(chuàng)建了模式集P2。由于實(shí)際測(cè)試器條件比創(chuàng)建SDF的條件(較高溫度和較高電壓)要好一些，所以，我們線性地調(diào)整了延遲數(shù)據(jù)，直到測(cè)試模式以其額定速度開(kāi)始在實(shí)際硅片上開(kāi)始工作。我們無(wú)法以額定速度對(duì)觸發(fā)器進(jìn)行測(cè)量，所以必須正確地校正延遲數(shù)據(jù)以便掩蔽觸發(fā)器。根據(jù)經(jīng)驗(yàn)，當(dāng)我們將數(shù)據(jù)調(diào)整為其數(shù)值的95%時(shí)，為1.08 V和125