嵌入式系統(tǒng)與FPGA的最新動(dòng)向

　　筆者認(rèn)為，如果真像Microchip所說的32 位單片機(jī)的應(yīng)用難以移植，那ARM陣營(yíng)的優(yōu)勢(shì)會(huì)打一定的折扣。如果單挑，Microchip所選的MIPS公司的內(nèi)核，在計(jì)算性能也是有優(yōu)勢(shì)的。

　　MIPS公司對(duì)其IP(知識(shí)產(chǎn)權(quán))核功耗高的錯(cuò)覺進(jìn)行了澄清。MIPS公司中國(guó)區(qū)市場(chǎng)總監(jiān)費(fèi)浙平稱，最近，全球第一款MIPS智能手機(jī)平臺(tái)來自于中國(guó)的客戶——北京君正，這用事實(shí)證明了MIPS架構(gòu)的高性能、低功耗能力。

　　那么如何理解高性能、低功耗，MIPS公司在這方面的創(chuàng)新是什么?費(fèi)浙平說，高性能和低功耗是必須放在一起考量的一對(duì)指標(biāo)。歷史上MIPS一直被比較多地應(yīng)用于高性能領(lǐng)域，比如15年前多數(shù)MIPS平臺(tái)就運(yùn)行在100～200MHz以上，而那時(shí)候很多其他架構(gòu)只需要運(yùn)行在50MHz以下，顯然，200MHz的設(shè)計(jì)實(shí)現(xiàn)其絕對(duì)功耗是遠(yuǎn)大于50MHz設(shè)計(jì)的，不管其結(jié)構(gòu)體系本身多么有優(yōu)勢(shì)。

　　多年來，MIPS比較多地被應(yīng)用于絕對(duì)性能要求較高的地方，這就是關(guān)于“MIPS高功耗”歷史錯(cuò)覺形成的主要原因。現(xiàn)在MIPS鼓勵(lì)使用“效率”來進(jìn)行不同架構(gòu)內(nèi)核的比較，效率就是“性能/功耗”比，即單位能量能夠提供的計(jì)算能力。這樣大家就比較容易對(duì)不同的處理器架構(gòu)進(jìn)行橫向比較了。

　　一個(gè)系統(tǒng)的功耗效率從本質(zhì)上決定于以下這些因素(如圖3所示)：基礎(chǔ)架構(gòu)、并行處理能力、芯片后端設(shè)計(jì)和制造工藝、系統(tǒng)軟件設(shè)計(jì)。MIPS在基礎(chǔ)架構(gòu)技術(shù)方面的優(yōu)勢(shì)是比較公認(rèn)的;在多核多線程兩項(xiàng)并行處理技術(shù)方面也領(lǐng)先一步(兩者結(jié)合可以既增加計(jì)算平行度，又減少CPU空轉(zhuǎn)時(shí)鐘周期數(shù)的浪費(fèi))。芯片后端設(shè)計(jì)和制造工藝對(duì)一個(gè)芯片性能和功耗的影響現(xiàn)在越來越大，不過這方面的影響與具體CPU架構(gòu)無關(guān)，對(duì)任何芯片設(shè)計(jì)影響都是一樣的;同樣，軟件設(shè)計(jì)思想上的進(jìn)步，也可以應(yīng)用在所有不同CPU架構(gòu)之上，是通用的。在MIPS現(xiàn)有產(chǎn)品系列中，像MIPS 1074K是雙發(fā)射超標(biāo)量結(jié)合多核技術(shù)的產(chǎn)品，提供較高性能;MIPS 1004K是多線程和多核技術(shù)結(jié)合的產(chǎn)品，適合并行度高的任務(wù)系統(tǒng)。

　　ARM MCU未來什么樣?

　　如今，事實(shí)是越來越多的廠商擁抱ARM，那么這種現(xiàn)象的利弊是什么?有人擔(dān)憂ARM MCU會(huì)同質(zhì)化，那么ARM MCU芯片如何實(shí)現(xiàn)差異化，以在競(jìng)爭(zhēng)中脫穎而出?

　　Gartner半導(dǎo)體和電子研究總監(jiān) Adib Ghubril稱，實(shí)際上，絕大多數(shù)的成功芯片制造商都能夠開發(fā)出在特征豐富(feature-rich)和功能豐富(function-rich)之間取得平衡的組合產(chǎn)品。特征豐富的MCU所針對(duì)的各種應(yīng)用中，諸如觸摸式或傳感器式控制模塊等外圍設(shè)備特征要優(yōu)先于優(yōu)化處理;而功能豐富的MCU所針對(duì)的各種應(yīng)用中，處理周期必須如同發(fā)動(dòng)機(jī)控制中一樣，要嚴(yán)格予以遵守。

　　第一階段，制造商可以通過將資源從處理模塊轉(zhuǎn)向外圍設(shè)備模塊來獲得效率上的提高——這是類似ARM核之類的標(biāo)準(zhǔn)處理模塊的有效之處;而在第二階段，掌握專利核心的制造商更有可能是要滿足嚴(yán)格的處理規(guī)范要求，并應(yīng)該將資源從外設(shè)上轉(zhuǎn)移出來，將之轉(zhuǎn)移到處理模塊上——這時(shí)，授權(quán)芯核技術(shù)的左右就會(huì)降低。

　　軟件平臺(tái)給力多核嵌入式芯片的發(fā)展特點(diǎn)

　　定位ESA(嵌入式軟件自動(dòng)化)的Mentor Graphics公司嵌入式軟件部總經(jīng)理Glenn Perry的看法是，當(dāng)前，集成了眾多外設(shè)并配有多核的片上系統(tǒng)(SoC)在市場(chǎng)上正在變得越來越普遍。這種硬件復(fù)雜性的增加也在軟件中體現(xiàn)了出來。所有客戶希望使用的硬件都必須通過軟件來調(diào)用。系統(tǒng)架構(gòu)設(shè)計(jì)師會(huì)依據(jù)一定的性能標(biāo)準(zhǔn)、功耗標(biāo)準(zhǔn)或者需要使用的關(guān)鍵內(nèi)置外設(shè)來選擇特定的SoC。他們希望操作系統(tǒng)能夠令他們選定的外設(shè)正常工作。

　　此外，多核已成為流行趨勢(shì)。Enea大中國(guó)區(qū)銷售總監(jiān)張永軍給了一組數(shù)據(jù)，愛立信預(yù)計(jì)到2020年將有500億個(gè)連接的設(shè)備，同時(shí)思科認(rèn)為移動(dòng)數(shù)據(jù)流量到2014年將增加39倍，因此需要大量基礎(chǔ)設(shè)施投資。而要實(shí)現(xiàn)這些目標(biāo)，多核技術(shù)的使用將是一個(gè)答案。今天所有的項(xiàng)目大約有10%~15%使用多核，在兩年內(nèi)的預(yù)期將增長(zhǎng)到40%。

　　Mentor的Glenn指出，不論對(duì)稱多處理模式(SMP)還是非對(duì)稱多處理模式(AMP)，操作系統(tǒng)都必須能夠支持附加的處理核心。

　　因此，支持SMP功能的CPU內(nèi)核和專用加速芯片(如DSP加速芯片和圖形加速芯片)的數(shù)量將會(huì)越來越多。另一個(gè)趨勢(shì)是在片上系統(tǒng)中集成更多具備節(jié)能特性的外設(shè)，將系統(tǒng)功耗進(jìn)一步降低。雖然節(jié)能是一件好事，但前提是軟件必須具備引導(dǎo)外設(shè)進(jìn)入各種不同節(jié)能模式的能力，否則節(jié)能將無從談起。