為什么嵌入式開(kāi)發(fā)人員要使用FPGA？

　　利用FPGA的全部潛力

　　很明顯，從工具角度來(lái)說(shuō)充分利用可編程器件（如FPGA）帶來(lái)的機(jī)會(huì)需要一個(gè)提高開(kāi)發(fā)流程抽象級(jí)別的系統(tǒng)，這樣設(shè)計(jì)的核心元素可通過(guò)類似的設(shè)計(jì)技術(shù)和流程輕松改變。這樣的系統(tǒng)必須能夠統(tǒng)一整個(gè)電子產(chǎn)品開(kāi)發(fā)過(guò)程，在單一、一致的環(huán)境中將硬件、軟件和可編程硬件開(kāi)發(fā)綜合在一起。

　　Altium Designer 引入簡(jiǎn)單、高層次的處理器實(shí)現(xiàn)這一目標(biāo)，滿足軟件、FPGA和 PCB要求，一體化的產(chǎn)品開(kāi)發(fā)環(huán)境在單一應(yīng)用中把所有需要的流程綜合在一起（圖1）。硬件和軟件開(kāi)發(fā)統(tǒng)一在平臺(tái)級(jí) ，使快速軟件/硬件協(xié)同設(shè)計(jì)成為可能。通過(guò)基于 FPGA的處理器和處理器包裹內(nèi)核，設(shè)計(jì)師可以定位于Altium Designer 或任意受支持的第三方處理器，同時(shí)保留設(shè)計(jì)的全部功能，包括與 FPGA外設(shè)的方便連接。Altium Designer基于 Viper的編譯器保證在系統(tǒng)支持的所有處理器結(jié)構(gòu)間C級(jí)別代碼的兼容性。

　　除了快速產(chǎn)品開(kāi)發(fā)的潛力外， Altium Designer 的一體化本質(zhì)也為嵌入式開(kāi)發(fā)人員帶來(lái)了新的設(shè)計(jì)和功能可能性。Altium 也開(kāi)發(fā)了新的一體化硬件/軟件編譯器技術(shù)，不久Altium Designer就將支持該技術(shù)。這項(xiàng)技術(shù)同時(shí)從標(biāo)準(zhǔn)C代碼生成高度優(yōu)化的可執(zhí)行代碼和并發(fā)硬件的FPGA實(shí)現(xiàn) ，并同時(shí)生成在運(yùn)行時(shí)將二者鏈接起來(lái)所需的代碼。實(shí)際上這意味著開(kāi)發(fā)人員可以指定從處理器卸載到硬件的C代碼功能，而Altium Designer一體化的軟件/硬件環(huán)境使該流程迅速且透明（圖2）。

　　這樣的系統(tǒng)為嵌入式開(kāi)發(fā)人員提供選擇系統(tǒng)復(fù)選框以獲得把專用軟件功能轉(zhuǎn)移到硬件最終的性能和成本改進(jìn)的潛力。這使得開(kāi)發(fā)人員可以有效地在硬件和軟件之間轉(zhuǎn)移功能，不斷在優(yōu)化的應(yīng)用方案上融合。值得注意的有趣現(xiàn)象是，使用Altium Designer這一功能以及其他高層功能（如嵌入式包裹內(nèi)核和基于庫(kù)的預(yù)同步軟組件）的軟件開(kāi)發(fā)人員可有效地使用 FPGA機(jī)制內(nèi)部的硬件。簡(jiǎn)言之，使用該系統(tǒng)的軟件工程師可利用其現(xiàn)有技巧，輕松使用 FPGA 硬件，無(wú)需涉及目標(biāo)器件結(jié)構(gòu)的底層或RTL編程（圖3）。

　　Altium Designer的一體化開(kāi)發(fā)環(huán)境和低成本大規(guī)模 FPGA的結(jié)合使得嵌入式開(kāi)發(fā)人員可充分開(kāi)發(fā)可編程器件的潛力。使用正確的開(kāi)發(fā)環(huán)境后，當(dāng)前FPGA帶來(lái)的大型可重構(gòu)設(shè)計(jì)空間使一種新的嵌入式設(shè)計(jì)方法成為可能 ，設(shè)計(jì)師可以為電子產(chǎn)品開(kāi)發(fā)帶來(lái)革命式的創(chuàng)新，正如幾十年前微處理器的引入給電子工業(yè)帶來(lái)的革命那樣。