中芯國(guó)際攜手Cadence加速芯片設(shè)計(jì)

　Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克代碼：CDNS)和中芯國(guó)際集成電路制造有限公司聯(lián)合宣布雙方共同合作發(fā)展了一項(xiàng)模擬混合信號(hào)(AMS)參考流程以滿足設(shè)計(jì)

業(yè)者在消費(fèi)、網(wǎng)絡(luò)和無(wú)線通訊集成電路市場(chǎng)的設(shè)計(jì)需求。 　　  

　　模塊級(jí)參考流程基于中芯國(guó)際0.18微米多模、射頻工藝設(shè)計(jì)工具包與Cadence的Virtuoso®客戶設(shè)計(jì)平臺(tái)和可制造性設(shè)計(jì)(DFM)技術(shù)。參考流程已經(jīng)通過(guò)樣品模數(shù)轉(zhuǎn)換器設(shè)計(jì)的硅驗(yàn)證以及整套效度驗(yàn)證。流程可通過(guò)提供參考設(shè)計(jì)的環(huán)境，基準(zhǔn)流程以及示范設(shè)計(jì)演示――設(shè)計(jì)業(yè)者如何采用中芯國(guó)際的工藝技術(shù)和Cadence的Virtuoso®平臺(tái)等一系列方法改進(jìn)生產(chǎn)力。 　　  

　　中芯國(guó)際和Cadence聯(lián)合開發(fā)的模擬信號(hào)參考流程基于業(yè)界開放數(shù)據(jù)庫(kù)標(biāo)準(zhǔn)―開放通道(OpenAccess) 2.2，提供給設(shè)計(jì)業(yè)者一個(gè)優(yōu)化的、可預(yù)見的原理圖到版圖(schematic-to-GDSII)流程。這個(gè)流程為設(shè)計(jì)團(tuán)隊(duì)創(chuàng)造系統(tǒng)級(jí)芯片或?qū)⑺麄冏约旱牧鞒虤w于一起提供了開始基點(diǎn)。 這個(gè)流程結(jié)合了Cadence的眾多技術(shù)，包括Virtuoso Spectre®電路模擬器，Virtuoso UltraSim完整芯片模擬器，Virtuoso原理圖編輯器，Virtuoso模擬設(shè)計(jì)環(huán)境，Virtuoso design_services@smics.com