中芯國際攜手Cadence加速芯片設(shè)計

　Cadence設(shè)計系統(tǒng)公司(納斯達(dá)克代碼：CDNS)和中芯國際集成電路制造有限公司聯(lián)合宣布雙方共同合作發(fā)展了一項模擬混合信號(AMS)參考流程以滿足設(shè)計

業(yè)者在消費、網(wǎng)絡(luò)和無線通訊集成電路市場的設(shè)計需求。 　　  

　　模塊級參考流程基于中芯國際0.18微米多模、射頻工藝設(shè)計工具包與Cadence的Virtuoso®客戶設(shè)計平臺和可制造性設(shè)計(DFM)技術(shù)。參考流程已經(jīng)通過樣品模數(shù)轉(zhuǎn)換器設(shè)計的硅驗證以及整套效度驗證。流程可通過提供參考設(shè)計的環(huán)境，基準(zhǔn)流程以及示范設(shè)計演示――設(shè)計業(yè)者如何采用中芯國際的工藝技術(shù)和Cadence的Virtuoso®平臺等一系列方法改進(jìn)生產(chǎn)力。 　　  

　　中芯國際和Cadence聯(lián)合開發(fā)的模擬信號參考流程基于業(yè)界開放數(shù)據(jù)庫標(biāo)準(zhǔn)―開放通道(OpenAccess) 2.2，提供給設(shè)計業(yè)者一個優(yōu)化的、可預(yù)見的原理圖到版圖(schematic-to-GDSII)流程。這個流程為設(shè)計團(tuán)隊創(chuàng)造系統(tǒng)級芯片或?qū)⑺麄冏约旱牧鞒虤w于一起提供了開始基點。 這個流程結(jié)合了Cadence的眾多技術(shù)，包括Virtuoso Spectre®電路模擬器，Virtuoso UltraSim完整芯片模擬器，Virtuoso原理圖編輯器，Virtuoso模擬設(shè)計環(huán)境，Virtuoso design_services@smics.com