Tensilica提供從RTL到GDSII的設計途徑

　　Tensilica公司日前宣布與Cadence設計系統(tǒng)公司合作，為雙方的客戶提供了一條從RTL

到首次流片可預測的設計途徑。Tensilica-Cadence Encounter® 從RTL到GDSII的設計方法學簡化了基于Tensilica最新鉆石系列標準處理器內核的SOC設計的開發(fā)。鉆石系列標準處理器內核包括了6款從最低32位控制器到業(yè)界最高性能的DSP的處理器內核。Tensilica公司還宣布了，它現(xiàn)在是Cadence公司OpenChoice IP計劃的會員。OpenChoice IP計劃提高了不同技術間的互操作性，促進了IP核之間的協(xié)同工作，使Cadence的客戶可以獲得領先IP核提供商的產(chǎn)品。 　  
　　Encounter數(shù)字IC設計平臺集成了全局RTL和物理綜合、高性能SI監(jiān)控（SI-aware）布線、以及復雜的納米分析和優(yōu)化，可理想的用于大規(guī)模、低功耗、高產(chǎn)能和其他要求嚴格的設計挑戰(zhàn)，并且通過了65納米節(jié)點的量產(chǎn)驗證。 　  

　　Cadence公司產(chǎn)品市場副總裁Eric Filseth表示，“Encounter是流行的從RTL到GDSII用于設計低功耗和高性能SoC系統(tǒng)的設計平臺。在該方法學中，通過對基于Tensilica公司Xtensa架構的鉆石系列標準處理器內核的支持，我們?yōu)榭蛻籼峁┝藢⑦@些核嵌入到SoC中去的另一個有利方法。我們的客戶采用這種方法學可以減少幾個星期的設計周期?！?