選擇理想的核心電壓穩(wěn)壓器控制器IC最大限度地提高CPU效率和瞬態(tài)響應(yīng)能力

　　打開(kāi)和關(guān)閉MOSFET涉及柵電容的充電和放電，可導(dǎo)致柵極驅(qū)動(dòng)損耗。當(dāng)使用并聯(lián)MOSFET時(shí)，流行的做法是在重負(fù)載條件下使低側(cè)有足夠的電流處理能力，增加的柵極驅(qū)動(dòng)損耗可遠(yuǎn)遠(yuǎn)超過(guò)減少輕負(fù)載傳導(dǎo)的好處。在輕負(fù)載條件下關(guān)閉某些處在活躍階段的并聯(lián)的低側(cè)MOSFET是可取的，可以減少柵極驅(qū)動(dòng)損耗。可以提供這種好處的IC是Intersil的ISL62882——符合2-phase IMVP-6.5規(guī)范的核心電壓控制器，可以為驅(qū)動(dòng)1相低側(cè)MOSFET提供LGATE1a和LGATE1b引腳。圖2顯示了該功能的效率。

　　圖2.分離LGATE功能的效率效益。(圖字：效率(%)，實(shí)線，有分離LGATE功能，虛線：無(wú)分離LGATE功能)

　　CPU核心電壓通常有負(fù)載線(load line)的要求，它要求在穩(wěn)態(tài)運(yùn)行和負(fù)載瞬態(tài)響應(yīng)過(guò)程中，當(dāng)核心電流增加時(shí)核心電壓下降。負(fù)載線功能有助于減少重負(fù)載的CPU功耗，同時(shí)降低輸出電容器的要求。負(fù)載線斜率定義為核心電壓變化除以核心電流變化，它有一個(gè)電阻單位(resistive unit)，可以在CPU數(shù)據(jù)表中找到。

　　控制器需要檢測(cè)負(fù)載電流，以實(shí)現(xiàn)負(fù)載線。有兩種流行的電流檢測(cè)方法：使用分立式電流檢測(cè)電阻器，或使用電感固有(intrinsic)DC電阻(DCR)。分立電阻檢測(cè)非常準(zhǔn)確，但成本較高，有額外的功率損耗。大多數(shù)設(shè)計(jì)人員選用電感DCR作為敏感元件，額定精度通常為7%或5%。一個(gè)R-C網(wǎng)絡(luò)可用于檢測(cè)單個(gè)電感DCR壓降，并把它們加在一起。利用適當(dāng)選擇的參數(shù)，電感總電流可以由電容電壓實(shí)時(shí)表示，并用于負(fù)載線的實(shí)現(xiàn)。然而，當(dāng)溫度升高時(shí)，電感DCR增加，使檢測(cè)的電流“看來(lái)”較高。因此，適當(dāng)?shù)臒嵫a(bǔ)償是必要的。負(fù)溫度系數(shù)(NTC)熱敏電阻廣泛用于溫度補(bǔ)償。隨著其溫度上升，NTC熱敏電阻的電阻減小。它可用來(lái)減少較高溫度下電阻網(wǎng)絡(luò)的增益，消除增加的電感DCR的影響。NTC熱敏電阻可用于每個(gè)單獨(dú)相，在信息加在一起之前，熱補(bǔ)償單個(gè)電感電流的信息。但這種方法需要多個(gè)NTC熱敏電阻，而且成本要比同類方案昂貴，這種方法是用一個(gè)NTC熱敏電阻來(lái)熱補(bǔ)償電感總電流信息。

　　當(dāng)核心電流出現(xiàn)方形變化(square change)時(shí)，CPU核心電壓需要直角下降(droop squarely)。這個(gè)要求可以在頻域方面得到最好的解釋，這里的穩(wěn)壓器相當(dāng)于與電壓源串聯(lián)的輸出阻抗。如果輸出阻抗等于整個(gè)頻率范圍內(nèi)的負(fù)載線斜率，即純電阻，當(dāng)核心電流出現(xiàn)方形變化時(shí)，核心電壓就自然有一個(gè)方形響應(yīng)(square response)。如果輸出阻抗比負(fù)載線斜率大，在核心電流增加時(shí)，核心電壓將過(guò)度下跌(sag)，從而違反了CPU電源規(guī)范，并可能導(dǎo)致“藍(lán)屏”。如果輸出阻抗比負(fù)載線斜率小，在核心電流增加時(shí)，核心電壓將下跌較少——不是最佳，但卻是CPU電源規(guī)范所允許的。穩(wěn)壓器需要閉環(huán)補(bǔ)償器設(shè)計(jì)，以達(dá)到預(yù)期的輸出阻抗。有多種類型的補(bǔ)償器，如Type I、Type II和Type III。Type I補(bǔ)償器是一個(gè)單極點(diǎn)解決方案，Type II補(bǔ)償器是一個(gè)單零點(diǎn)(one zero)的雙極點(diǎn)解決方案，而Type III補(bǔ)償器是一個(gè)兩個(gè)零極點(diǎn)的三極點(diǎn)解決方案。每種類型在元件數(shù)量方面都比以前有所增加，但是有了更大的設(shè)計(jì)靈活性。為了實(shí)現(xiàn)純電阻輸出阻抗，所需的補(bǔ)償器都需要有兩個(gè)極點(diǎn)和四個(gè)零點(diǎn)，其中包括兩個(gè)右半平面零點(diǎn)，這是不切實(shí)際的實(shí)施方案。

　　該解決方案使用了Type III補(bǔ)償器，以接近所需的補(bǔ)償器。圖3顯示了由此產(chǎn)生的輸出阻抗測(cè)量結(jié)果。在中、低頻率范圍內(nèi)曲線是平緩的，在高頻率范圍內(nèi)比負(fù)載線斜率更低。但是，在控制器下降階段，功率級(jí)有效電感改變。該控制器需要有不同的補(bǔ)償參數(shù)，以優(yōu)化不同的有效電感，以便在所有模式都有最佳的瞬態(tài)響應(yīng)。Intersil的ISL62882包括一個(gè)FB2引腳，它可以改變FB和COMP引腳之間的電容，在下降2相時(shí)改變補(bǔ)償器時(shí)，從而保持在所有模式下的最佳瞬態(tài)。

　　圖3. CPU穩(wěn)壓器輸出阻抗測(cè)量結(jié)果的實(shí)例。(圖字：Z(f)(歐姆)，頻率(Hz))