28nm 7系列FPGA助力賽靈思挺進(jìn)百億市場(chǎng)

　　2010年6月22日，賽靈思向全球宣布了又一里程碑的發(fā)展步驟，創(chuàng)建了一套新的產(chǎn)品品牌。賽靈思公司在其Virtex FPGA系列的基礎(chǔ)上，推出了通用Kintex-7 系列FPGA和低功耗/低成本Artix-7 系列FPGA。這兩個(gè)新系列產(chǎn)品與Virtex-7組成了賽靈思全新的7系列FPGA產(chǎn)品。7 系列FPGA 產(chǎn)品采用賽靈思的28nm 平臺(tái)，將功耗銳減50%，容量高達(dá)200 萬(wàn)個(gè)邏輯單元。

　　賽靈思公司質(zhì)量管理和新產(chǎn)品導(dǎo)入全球高級(jí)副總裁，亞太區(qū)執(zhí)行總裁湯立人先生和亞太區(qū)市場(chǎng)及應(yīng)用總監(jiān)張宇清先生共同啟動(dòng)28nm 7系列FPGA新產(chǎn)品Virtex-7、Kintex-7 和Artix-7 發(fā)布儀式

　　統(tǒng)一架構(gòu)，多種FPGA 系列

　　賽靈思的28nm 平臺(tái)基于其業(yè)界領(lǐng)先的第四代面向應(yīng)用的組合模塊(ASMBL™) 架構(gòu)，并采用在Virtex-4 FPGA 系列率先推出的獨(dú)特的列狀技術(shù)(columnar technology)。賽靈思在其業(yè)經(jīng)驗(yàn)證的Virtex-6 ASMBL 架構(gòu)、200 多項(xiàng)技術(shù)創(chuàng)新以及100 項(xiàng)新專利的基礎(chǔ)上，推出了三款全新統(tǒng)一28nm FPGA 系列產(chǎn)品。所有這些新系列產(chǎn)品均采用相同的架構(gòu)構(gòu)建塊(邏輯結(jié)構(gòu)、Block RAM、時(shí)鐘技術(shù)、DSP切片、SelectIO技術(shù))，以不同比例組合，并針對(duì)不同應(yīng)用進(jìn)行了優(yōu)化，能滿足從最低到最高器件密度和功能需求。

　　賽靈思采用統(tǒng)一架構(gòu)推出目前最完整的28nm 可編程產(chǎn)品系列，其中包括業(yè)界功耗和成本最低的Artix-7系列、業(yè)界性價(jià)比最佳的Kintex-7 系列，以及業(yè)界系統(tǒng)性能和容量最高的Virtex-7 系列。

　　統(tǒng)一架構(gòu)不僅支持三款全新28nm FPGA 系列間的移植，而且還簡(jiǎn)化了從上一代賽靈思 FPGA 中移植設(shè)計(jì)方案的工作。由于28nm 架構(gòu)的FPGA 元件源自Virtex-6 系列，因此工程師現(xiàn)在就能用Virtex-6 和Spartan-6 FPGA 開始設(shè)計(jì)工作，而且能確保目前的設(shè)計(jì)方案能移植到7 系列FPGA 上。

　　7系列針對(duì)功耗、性能和可擴(kuò)展性而優(yōu)化

　　湯立人先生告訴記者：“功耗是阻礙可編程邏輯向ASIC 和ASSP 的新應(yīng)用和新市場(chǎng)擴(kuò)展的關(guān)鍵因素，其次是更低的成本(更高性價(jià)比)、更大的容量、更高的系統(tǒng)性能。”

　　他接著補(bǔ)充到，在消費(fèi)領(lǐng)域，功耗預(yù)算會(huì)限制視頻分辨率的提高和集成圖形處理特性，而功耗預(yù)算又是由可用電池使用壽命來(lái)決定。消費(fèi)者家中使用的電器越來(lái)越多，會(huì)造成城市用電負(fù)荷上升，這就催生了新的法規(guī)，要求電器制造商必須將功耗降低多達(dá)40%。同時(shí)，用電成本也在上升，導(dǎo)致其成為設(shè)備運(yùn)營(yíng)的主要支出，這一點(diǎn)在大型基礎(chǔ)設(shè)施系統(tǒng)中尤為突出。比方說(shuō)，在有線通信系統(tǒng)中，用電成本占運(yùn)營(yíng)支出多達(dá)四成。

　　賽靈思從工藝、架構(gòu)和軟件等不同角度降低功耗，使7 系列FPGA 產(chǎn)品相對(duì)于前代產(chǎn)品總功耗降低了一半，靜態(tài)功耗銳減65%。

　　在芯片工藝技術(shù)方面，賽靈思與臺(tái)積電開展通力合作，共同定義了最新28nm高介電層金屬閘(HKMG) 工藝技術(shù)，專為FPGA 及其他核心邏輯器件進(jìn)行了優(yōu)化，使其靜態(tài)功耗比標(biāo)準(zhǔn)28nm 高性能工藝降低了一半，同時(shí)仍能滿足高強(qiáng)度應(yīng)用的性能需求。

　　賽靈思工程師通過(guò)選擇不同的晶體管和添加低功耗I/O 模式，將核心邏輯和I/O 的動(dòng)態(tài)功耗均降低了多達(dá)30%。

　　客戶還可使用ISE 設(shè)計(jì)套件軟件版本來(lái)支持28nm FPGA 系列所采用的智能時(shí)鐘門控制技術(shù)和第五代部分可重配置技術(shù)，將動(dòng)態(tài)功耗再次降低30%。此外，選用0.9V Vcc低功率級(jí)器件可將靜態(tài)功耗和動(dòng)態(tài)功耗分別再次降低 27% 和20%。

　　新一代目標(biāo)設(shè)計(jì)平臺(tái)

　　賽靈思目標(biāo)設(shè)計(jì)平臺(tái)將FPGA 器件技術(shù)與可提高效率和生產(chǎn)率的增強(qiáng)型設(shè)計(jì)環(huán)境相結(jié)合，而且結(jié)合了開放式標(biāo)準(zhǔn)AMBA4/AXI4 互連技術(shù)，提供支持即插即用設(shè)計(jì)的IP，以及可擴(kuò)展開發(fā)套件和電路板，能立即開展實(shí)施。28nm FPGA 系列為新一代賽靈思目標(biāo)設(shè)計(jì)平臺(tái)提供了芯片基礎(chǔ)，首批產(chǎn)品將于2011 年第一季度開始供貨;支持新型FPGA 系列的早期ISE® Design Suite 軟件，已經(jīng)率先面向有限數(shù)量的早期使用客戶和合作伙伴提供。此外，還提供了針對(duì)具體市場(chǎng)的不斷演進(jìn)的目標(biāo)參考設(shè)計(jì)套件。

　　“據(jù)賽靈思預(yù)測(cè)，2014年，ASIC和ASSP市場(chǎng)規(guī)模達(dá)6百億美元。”湯立人先生在發(fā)布會(huì)上透露，“28nm FPGA產(chǎn)品的推出，進(jìn)一步降低功耗，提高了性能，使可編程邏輯不斷向ASIC 和ASSP 的新應(yīng)用和新市場(chǎng)擴(kuò)展，如云計(jì)算、3D平板顯示器、便攜式超聲設(shè)備、數(shù)碼單反相機(jī)等，可編程市場(chǎng)將達(dá)110億美元。賽靈思將向100多億美元的市場(chǎng)挺進(jìn)!”