2.5D封裝+28nm，F(xiàn)PGA迎來革命性突破

　　68億只晶體管、1,954,560個邏輯單元(容量相當(dāng)于市場同類最大28nm FPGA的兩倍)、305,400個CLB切片的可配置邏輯塊(CLB)、21,550Kb的分布式RAM容量、以及2,160個DSP slice、46,512個BRAM、24個時鐘管理模塊、4個PCIe模塊、36個GTX收發(fā)器(每個性能達(dá)12.5 Gbps)、24個I/O bank和1,200個用戶I/O、19W功耗……是的，您沒有看錯，這一連串令人眼花繚亂的數(shù)字，就是賽靈思(Xilinx)日前宣布可正式供貨的“世界最大容量”FPGA Virtex-7 2000T為我們呈現(xiàn)出的令人震撼的性能指標(biāo)。

　　2010年10月，Xilinx高調(diào)宣布推出業(yè)界首項堆疊硅片互聯(lián)技術(shù)(SSI，Stack Silicon Interconnect)。該公司全球高級副總裁兼亞太區(qū)執(zhí)行總裁湯立人強調(diào)說，之前曾有廠商試圖通過將兩個或多個FPGA進行邏輯互聯(lián)，創(chuàng)建出更大型的“虛擬FPGA”，最終實現(xiàn)復(fù)雜設(shè)計。但往往由于可用I/O數(shù)量有限，再加之FPGA間信號傳輸造成的時延限制性能，以及使用標(biāo)準(zhǔn)的器件I/O來創(chuàng)建多個FPGA之間的邏輯連接增加功耗等因素，這些努力都宣告失敗。而SSI技術(shù)的核心則來自于賽靈思專利的ASMBL架構(gòu)、微凸塊技術(shù)以及TSMC的硅通孔(TSV)技術(shù)。

　　2.5D SSI的主要技術(shù)突破

　　Virtex-7 2000T是Xilinx采用臺積電(TSMC)28nm HPL工藝(低功耗高介電層金屬閘技術(shù))推出的第三款FPGA。更重要的是，這將是“世界上第一個采用SSI技術(shù)的商用FPGA”。賽靈思方面將該項技術(shù)命名為2.5D SSI。湯立人堅持認(rèn)為，2.5D并不意味著就比傳統(tǒng)意義上的3D封裝性能差。事實上，如果將邏輯單元與內(nèi)存進行垂直堆疊(Vertical Stacking)，也就是所謂的3D封裝，現(xiàn)在面臨著散熱、RAM/Logic等有源層之間因為膨脹系數(shù)不同，導(dǎo)致內(nèi)部應(yīng)力不均，影響晶體管性能等多項重要挑戰(zhàn)。“賽靈思同樣看好不帶中介層的完全3D IC堆疊技術(shù)前景，但從目前來看，該技術(shù)在整個產(chǎn)業(yè)中實現(xiàn)標(biāo)準(zhǔn)化還要花更長的時間。”

　　“我們的2.5D SSI結(jié)構(gòu)采用并排式芯片布局，將4個經(jīng)ASMBL架構(gòu)優(yōu)化的FPGA Slice并排排列在硅中介層上，Slice之間擁有超過10,000個過孔走線，時延僅為1納秒。然后再通過微凸塊將硅片連接至硅中介層。”湯立人進一步解釋說，“由于采用的是大量低延時、芯片間互連，并連接至球形柵格陣列，從而也避免了垂直硅片堆疊方法出現(xiàn)的熱通量和設(shè)計工具流問題。”

　　幾項關(guān)鍵技術(shù)中，賽靈思專有的ASMBL架構(gòu)是實現(xiàn)SSI技術(shù)的基礎(chǔ)。在該基礎(chǔ)之上，賽靈思又進行了三項重大改進：首先，每個芯片Slice接收自己的時鐘和配置電路;其次，對走線架構(gòu)進行了改進，通過對芯片進行表面鈍化處理，實現(xiàn)了FPGA邏輯陣列內(nèi)部布線資源的直接連接，繞開了傳統(tǒng)的并行和串行I/O電路;最后，對每個芯片Slice進行進一步加工，形成微凸塊，以便將芯片連接到硅基片上。與采用傳統(tǒng)I/O相比，正是這項創(chuàng)新使連接的數(shù)量大幅增加，同時又顯著降低了時延和功耗(與標(biāo)準(zhǔn)I/O相比，單位功耗芯片間連接功能可提高約100倍)。

　　來自TSMC的無源硅中介層也功不可沒。湯立人介紹說，硅中介層最初是針對各種芯片堆疊設(shè)計方法而開發(fā)的，相當(dāng)于硅片中一種微型電路板，其上并行放置多個芯片并相互連接。與有機或者陶瓷基片相比，硅中介層能夠提供更好的互聯(lián)幾何構(gòu)造(走線間距可縮小約20倍)，以提供器件規(guī)模的互聯(lián)層級，實現(xiàn)超過1萬條芯片間連接。

　　通過結(jié)合使用硅通孔技術(shù)與受控的塌落芯片連接(C4)焊錫凸塊，賽靈思得以將FPGA/中介層堆疊用倒裝片組裝技術(shù)貼裝到高性能封裝基片上。這種大節(jié)距硅通孔為并行和串行I/O，電源/接地、時鐘、配置信號等提供了封裝和FPGA之間的連接。