將ARM AXI4用于FPGA 把恒星裝入瓶中

　　英國(guó)的聚變研究人員以賽靈思技術(shù)為基礎(chǔ)，采用最新的 ARM AXI4 接口，開(kāi)發(fā)出一種用于合成孔徑成像的數(shù)據(jù)采集系統(tǒng)。

　　聚變能是氫原子在極高的溫度條件下聚合為更大的原子時(shí)所釋放出的能量。這也是包括太陽(yáng)在內(nèi)的所有恒星的能量來(lái)源。要在地球上產(chǎn)生聚變能，我們需要在一個(gè)磁瓶(也稱為托卡馬克裝置，見(jiàn)圖 1)裝置中將電離氫氣(稱為“等離子體”)加熱至 1 億開(kāi)以上。

　　聚變科學(xué)家的終極目標(biāo)就是建造出能夠使用氫燃料的核聚變電站，氫燃料在地球上大量存在且很容易獲得。位于英國(guó)牛津附近的卡爾漢姆聚變能研究中心 (CCFE) 是一家世界領(lǐng)先的聚變能研究機(jī)構(gòu)，該中心的科研小組正在致力于氫燃料聚變電站的研究。實(shí)際上，地球上可用于聚變的燃料非常充足，足以滿足我們上百萬(wàn)年的能源需求。問(wèn)題在于聚變的難度極大，就像把恒星裝入瓶子中一樣困難。國(guó)際 ITER 項(xiàng)目是一項(xiàng)耗資 200 億美元的世界上規(guī)模最大的地面科研項(xiàng)目，將首次使聚變能實(shí)現(xiàn)產(chǎn)業(yè)化。目前正在法國(guó)南部建造的 ITER——其名稱在拉丁語(yǔ)中的意思為“方法”——預(yù)計(jì)將在二十年內(nèi)投入運(yùn)營(yíng)(見(jiàn)http://www.iter.org/)。

　　聚變研究的主要工作之一是實(shí)時(shí)測(cè)量聚變等離子體。每種診斷方法都有自己的要求。在 CCFE (http://www.ccfe.ac.uk/)，我們開(kāi)發(fā)出一種診斷方法可以把等離子體發(fā)出的微波進(jìn)行成像，用于測(cè)量其中的電流。為此，我們決定設(shè)計(jì)一種合成孔徑成像系統(tǒng)。

　　評(píng)估微波相位

　　合成孔徑成像使用相位天線陣列(見(jiàn)圖 2)，其工作方式與人耳類似。如果身體右側(cè)有噪聲，那么聲音到達(dá)右耳的時(shí)間就會(huì)早于左耳。用另一種方法來(lái)表述這種情況，就是聲音以不同的相位到達(dá)雙耳。人腦會(huì)把這種相位差異解讀為方向性。相同的方法，我們通過(guò)考慮天線陣列檢測(cè)到的微波的相位，就可以確定微波的源頭。利用這一原理，我們就可以使用相位天線陣列重新合成等離子體的邊緣圖。

　　射頻 (RF) 系統(tǒng)(見(jiàn)圖 3)負(fù)責(zé)把每個(gè)天線接收到的頻率在 6GHz 至 40GHz 的信號(hào)降頻轉(zhuǎn)換為 250MHz 帶寬的信號(hào)，供 FPGA 數(shù)據(jù)采集箱進(jìn)行處理。250MHz 帶寬是模數(shù)轉(zhuǎn)換器 (ADC) 的時(shí)鐘要求。我們使用的 8 副天線中，共有 16 條通道需要進(jìn)行數(shù)字化處理(使用兩倍的通道數(shù)量是為了區(qū)分信號(hào)中的實(shí)部和虛部，從數(shù)學(xué)意義上解釋，就是信號(hào)相移 90 度而造成的)。

　　該系統(tǒng)必須在 250MHz 頻率下以 14 位精度從 16 個(gè)模擬通道中連續(xù)采集數(shù)據(jù) 0.5 秒。隨后將 14 位打包為 2 個(gè)字節(jié)，那么總共要求 32字節(jié)X 0.25Gbps= 8Gbps 的速度。這樣就需要在 0.5 秒內(nèi)采集到 4Gb 的數(shù)據(jù)，并要求 FPGA 板配備 FPGA 夾層卡 (FMC) 接口，以便能夠靈活地選擇 ADC 廠商并滿足未來(lái)的可移植性需求。同時(shí)還需要使用我們內(nèi)部開(kāi)發(fā)的FMC 數(shù)字 I/O 板。

　　圖 1：CCFE 的兆安級(jí)球形托卡馬克裝置 (MAST) 形狀獨(dú)特，更像是去了核的蘋果，而非傳統(tǒng)的面包圈形狀。設(shè)備內(nèi)部清晰的圖像顯示出“瓶中恒星”的效果。

　　在 2010 年夏天，我們認(rèn)為理想的解決方案應(yīng)使用兩個(gè)賽靈思的 Virtex-6 LX240T ML605 板與兩個(gè) 4DSP 公司的 FMC108(8 通道)ADC 板相結(jié)合。那時(shí)，8Gbps 的數(shù)據(jù)速率就是天文數(shù)字，事實(shí)上現(xiàn)在仍然是。我們?cè)究梢圆捎梅侄沃?，各個(gè)擊破的方法，即使用更多的 FPGA 板，并讓每個(gè)板處理更少的通道數(shù)量。但是，這樣做會(huì)增加系統(tǒng)的成本和尺寸。

　　實(shí)際上，能夠真正為我們解決這個(gè)設(shè)計(jì)難題的技術(shù)出現(xiàn)在 2011 年 1 月，當(dāng)時(shí)賽靈思發(fā)布了 ISE® 設(shè)計(jì)軟件的修訂版本，能夠支持 ARM 的 AMBA AXI4 接口協(xié)議。在此之前硬件已經(jīng)存在，但缺少能夠充分發(fā)揮其潛能的手段。