賽靈思7系列FPGA產(chǎn)品新聞發(fā)布

　　日前，賽靈思發(fā)布題為《賽靈思基于業(yè)界首款統(tǒng)一可擴展架構的 7 系列 FPGA ，將功耗銳減 50%，容量高達 200 萬個邏輯單元》的新聞稿，賽靈思以其全新 Artix-7、Kintex-7 以及 Virtex-7 FPGA 系列將可編程邏輯器件推向更廣闊的應用市場。賽靈思全新系列 FPGA產(chǎn)品通過實現(xiàn)低功耗、超過 2TB 的I/O帶寬，以及高達 200 萬個邏輯單元的容量，解決了 FPGA 此前開拓新市場和各種新應用遇到的障礙。同時，賽靈思通過增強芯片級架構，利用 ISE® 設計套件中的新型領域?qū)Ｓ霉δ?、采?AMBA-AXI 互連技術以及目標設計平臺戰(zhàn)略的其它組件，集中力量提高生產(chǎn)力，努力為不熟悉可編程邏輯的開發(fā)人員提供更好的選擇。

　　與所有其它新系列 FPGA 產(chǎn)品一樣，7系列產(chǎn)品也提高了性能和容量，使可編程邏輯能支持更多應用。不過，性能與容量的提高必須配合功耗的大幅降低，這樣才能讓開發(fā)人員真正充分發(fā)揮28nm FPGA的優(yōu)勢。為此，賽靈思高度重視降低靜態(tài)功耗和動態(tài)功耗，努力將總功耗銳減至前代產(chǎn)品的一半。

　　除了在實現(xiàn)最低功耗、最高性能和最大容量方面領先于業(yè)界之外，7 系列產(chǎn)品還將ISE 設計套件、IP 、開發(fā)板以及目標參考設計等關鍵 FPGA設計元素整合在一起，為賽靈思新一代目標設計平臺奠定了基礎，可加速 FPGA 系統(tǒng)開發(fā)。該系列產(chǎn)品還率先采用了業(yè)界唯一一款能夠支持從低成本到超高端不同產(chǎn)品系列的統(tǒng)一架構，從而可在同一系列內(nèi)以及不同系列間進行設計擴展。由于所有 28nm 系列產(chǎn)品的底層架構都建立在廣泛采用的 Virtex 系列架構的基礎之上，因此從 Virtex-6 和 Spartan-6 FPGA 等前代產(chǎn)品進行設計移植比從更早的產(chǎn)品上移植容易得多。

　　FPGA 發(fā)展能取得如此巨大進化變革并非偶然，這是賽靈思快速推進業(yè)界發(fā)展里程碑的重大步驟，目標就是更好地為開發(fā)人員、最終市場和應用提供可編程技術，順應“可編程技術勢在必行”這一發(fā)展趨勢。這是當前半導體產(chǎn)業(yè)發(fā)展的真實寫照，也就是說，在目前風險規(guī)避情緒繼續(xù)主導經(jīng)濟和市場以及功耗預算日益緊張的情況下，較高的芯片開發(fā)成本會觸發(fā)對高系統(tǒng)性能需求的不斷增長以及對芯片可重配置性和可編程性的迫切需求。

　　不同的方法：統(tǒng)一架構， 多種 FPGA 系列

　　賽靈思的 28nm 平臺基于其業(yè)界領先的第四代面向應用的組合模塊 (ASMBL) 架構，并采用 Virtex-4 FPGA 系列率先推出的獨特的列狀技術(columnar technology)。賽靈思在其業(yè)經(jīng)驗證的 Virtex-6 ASMBL 架構、 200 多項技術創(chuàng)新以及 100 項新專利的基礎上，推出了三款全新統(tǒng)一28nm FPGA 系列產(chǎn)品。所有這些新系列產(chǎn)品均采用相同的架構構建塊(邏輯結(jié)構、Block RAM、時鐘技術、DSP切片、SelectIO™技術)，以不同比例組合，并針對不同應用進行了優(yōu)化，能滿足從最低到最高器件密度和功能需求。這種方法使我們能夠推出目前最完整的 28nm 可編程產(chǎn)品系列，其中包括業(yè)界功耗和成本最低的 Artix-7系列、業(yè)界性價比最佳的 Kintex-7 系列，以及業(yè)界系統(tǒng)性能和容量最高的 Virtex-7 系列。

　　相對于前代 FPGA 系列產(chǎn)品而言，Artix-7 FPGA 的功耗比 Spartan-6 FPGA 減少了一半，成本降低了 35%，占位面積縮減了一半;而 Kintex-7 FPGA以 Virtex-6 FPGA 一半的成本和功耗提供了與其相當?shù)男阅?。此外，Virtex-7 FPGA 的密度達到 200 萬個邏輯單元，比前代或現(xiàn)有的任何 FPGA 密度都高，在降低一半功耗的情況下實現(xiàn)了系統(tǒng)性能翻番。賽靈思制定了 EasyPath 成本降低計劃，可確保 Virtex-7 FPGA 用戶在無需增量轉(zhuǎn)換或工程投資的情況下還能將成本再降低 35%。開發(fā)人員可使用從低成本到超高端的多個統(tǒng)一 FPGA 產(chǎn)品系列，輕松滿足應用擴展需求，讓 28nm 產(chǎn)品系列支持各種系統(tǒng)性能、容量和成本要求，同時不超過系統(tǒng)功耗預算。針對功耗、性能和可擴展性而優(yōu)化

　　功耗是阻礙可編程邏輯向 ASIC 和 ASSP 的新應用和新市場擴展的關鍵因素。在消費領域，功耗預算會限制視頻分辨率的提高和集成圖形處理特性，而功耗預算又是由可用電池使用壽命來決定。消費者家中使用的電器越來越多，會造成城市用電負荷上升，這就催生了新的法規(guī)，要求電器制造商必須將功耗降低多達 40%。同時，用電成本也在上升，導致其成為設備運營的主要支出，這一點在大型基礎設施系統(tǒng)中尤為突出。比方說，在有線通信系統(tǒng)中，用電成本占運營支出多達四成。

　　賽靈思千方百計從工藝、架構和軟件等不同角度降低功耗，使 7 系列 FPGA 產(chǎn)品相對于前代產(chǎn)品而言總功耗降低了一半，靜態(tài)功耗銳減 65%。賽靈思從芯片工藝技術開始著手，與臺積電開展通力合作，共同定義了最新 28nm高介電層金屬閘 (HKMG) 工藝技術，專為 FPGA 及其他核心邏輯器件進行了優(yōu)化，使其靜態(tài)功耗比標準 28nm 高性能工藝降低了一半，同時仍能滿足高強度應用的性能需求。賽靈思工程師還實現(xiàn)了創(chuàng)新性架構增強，將核心邏輯和 I/O 的動態(tài)功耗均降低了多達 30%。上述架構增強特性包括：認真選擇晶體管，以達到每個硬模塊的功耗降低目標;以及添加低功耗 I/O 模式，以實現(xiàn)高系統(tǒng)帶寬并顯著降低功耗(其中包括客戶可選的 I/O 模式，在 I/O 閑置時進一步降低功耗)。對于希望進一步實現(xiàn)節(jié)能的賽靈思客戶而言，他們可用ISE 設計套件軟件版本來支持 28nm FPGA 系列所采用的智能時鐘門控制技術和第五代部分可重配置技術，將動態(tài)功耗再次降低 30%。此外，選用 0.9V Vcc低功率級器件可將靜態(tài)功耗和動態(tài)功耗分別再次降低 27% 和 20%。

　　賽靈思從 28nm工藝技術方面降低功耗的方法主要以避免浪費電力為重點，可提高可用性能，尤其是可將超高端產(chǎn)品的DSP 性能提升至 2.37 TMAC，讓 200 萬個邏輯單元的時鐘速度都高達 600 MHz，而且高速連接性能高達2.4 Tbps。賽靈思對所有 FPGA組件進行了改進，以促進系統(tǒng)性能提升，并通過相互平衡實現(xiàn)前所未有的超高性能，包括邏輯容量擴大 2.5 倍，以能夠并行運行更多計算，而且 DSP 的內(nèi)部核心信號或數(shù)據(jù)處理能力提升 1.9 倍。就內(nèi)部數(shù)據(jù)緩沖而言，7 系列的內(nèi)部 BRAM 增加 1.7 倍，閑置時可以關閉，從而實現(xiàn)節(jié)能。就外部存儲器接口而言，DDR3 性能比 Virtex-6 FPGA翻了一番，達到2,133 Mbps，成為了 FPGA 業(yè)界的最高性能。事實上，整體 I/O 吞吐量達到了前所未有的高度，相對于前代產(chǎn)品而言，并行帶寬提升了 1.2 倍，串行帶寬提升了 1.6 倍，I/O速度超過 1.9 Tbps。此外，賽靈思還增加了嵌入式串行收發(fā)器的數(shù)量，提升了其性能，線速高達 13.1Gbps，且單個 FPGA 能支持多達 80 個收發(fā)器。

　　賽靈思統(tǒng)一 28nm 架構的可擴展性使開發(fā)人員能夠針對應用進行資源適當組合，充分而高效地發(fā)揮所有功能，從而讓設計方案在功能方面可根據(jù)需要收放自如，既可降低功耗和成本，又能大幅提升性能。統(tǒng)一架構不僅支持三款全新 28nm FPGA 系列間的移植，而且還簡化了從上一代賽靈思 FPGA 中移植設計方案的工作。由于 28nm 架構的 FPGA 元件源自 Virtex-6 系列，因此設計人員現(xiàn)在就能用 Virtex-6 和 Spartan-6 FPGA 開始設計工作，而且能確保目前的設計方案能移植到 7 系列 FPGA 上。系統(tǒng)制造商還能利用其專有 IP投資的效益，快速擴展產(chǎn)品系列，提供具有更高性能或更低成本的產(chǎn)品，從而滿足相鄰市場需求。賽靈思及其第三方 IP 核提供商還能在整個 28nm 產(chǎn)品系列上更迅速地部署豐富的IP，更快地響應于更大規(guī)模 FPGA 開發(fā)生態(tài)系統(tǒng)的要求。賽靈思及其生態(tài)系統(tǒng)合作伙伴共同構建 28nm 目標設計平臺，將 IP 核、參考設計、開發(fā)工具和模板整合到完整套件中，以幫助賽靈思客戶降低成本，縮短開發(fā)時間，更好地實施可編程解決方案，支持更多不同類型的應用，滿足從低成本到超高端系統(tǒng)的各種要求。這對今后發(fā)展至關重要。

　　Artix-7 FPGA 系列

　　Artix-7 系列提供了業(yè)界最低功耗、最低成本的 FPGA，采用小型化封裝以及 Virtex 架構增強技術，能滿足小型化大批量產(chǎn)品市場需求，這也正是此前 ASSP、ASIC 和低成本FPGA 所針對的市場領域。Artix-7 器件的密度從 2 萬到 35.5萬個邏輯單元不等，比Spartan-6 FPGA 速度快 30%，功耗降低一半，且價格也降低 35%。設計人員從Spartan-6 FPGA 移植到 Artix-7 器件，可將靜態(tài)功耗降低多達 85%，動態(tài)功耗則降低多達 35%。其主要特性包括支持高達 3.75 Gbps 線速的 GPT 串行收發(fā)器、支持 3.3 V、連接到傳統(tǒng)組件的 I/O，以及最低功耗的線焊封裝，此外也可選尺寸最小的芯片級封裝和1.0mm 焊球間距的低成本 PCB 制造封裝。

　　Artix-7 FPGA既能滿足電池供電的便攜式超聲波設備的低功耗高性能需求(功耗不到 2W)，又能滿足高端商用數(shù)碼相機鏡頭控制和供電電壓為12V的新一代車載信息娛樂系統(tǒng)的小型、低功耗要求，還能滿足軍用航空電子和通信設備嚴格的 SWAP-C(大小、重量、功耗和成本)要求。

　　Kintex-7 FPGA 系列

　　Kintex-7 系列是一種新產(chǎn)品，能以不到一半的價格獲得 Virtex-6 FPGA 的性能，性價比翻一番，而且功耗減少一半，為高端功能提供了平衡優(yōu)化的配置。這種高度優(yōu)化的產(chǎn)品旨在用于低成本信號處理，其提供豐富的 DSP切片、內(nèi)部存儲器和 10.3 Gbps 的 GTX 串行收發(fā)器，且價格極富吸引力，理想適用于中等密度的應用需求。Kintex-7 FPGA 的邏輯密度從3 萬到 40萬邏輯單元不等，性能比 Artix-7 FPGA 高 40%，與 Virtex-6 FPGA 相當，速度比 Spartan-6 FPGA 提高 70%。

　　Kintex-7 FPGA 提供了低功耗高性能的信號處理能力，理想適用于長期演進 (LTE) 無線電和基帶子系統(tǒng)的實現(xiàn)。第五代部分重配置技術進一步降低了功耗和成本，能廣泛部署于毫微微基站、超微 (pico) 基站和主流基站中。上述產(chǎn)品的串行連接功能、存儲器和邏輯性能也非常適用于大批量有線通信設備，如 10G 無源光網(wǎng)絡 (PON) 光線路終端 (OLT) 線路卡，可為家庭社區(qū)提供高速網(wǎng)絡。

　　此外，Kintex-7 FPGA 不僅能幫助開發(fā)人員滿足消費電子市場中高清 3D 平板顯示器嚴格的成本和功耗要求，而且還可以提供支持新一代廣播視頻點播系統(tǒng)的IP 視頻橋接器所需的高帶寬和性價比，以及軍用航空和便攜式超聲波設備所需的高性能圖形處理能力，以支持多達 128 個高分辨率通道。

　　Virtex-7 FPGA 系列

　　與 Virtex-6 FPGA 相比，Virtex-7 系列的系統(tǒng)性能翻了一番，功耗降低一半，速度提升30%，從而將這一業(yè)界最成功的 FPGA 架構推到了全新的高度。該系列產(chǎn)品針對通信系統(tǒng)進行了精心優(yōu)化，以最大型的 FPGA 支持最高性能和最高帶寬串行連接功能。Virtex-7 系列包含 Virtex-7T 和 Virtex-7XT 兩個子系列產(chǎn)品，屬于超高端產(chǎn)品之列，在嵌入式收發(fā)器、DSP 切片、存儲器模塊和高速 I/O 的數(shù)量與性能方面將 FPGA 技術發(fā)揮到了極致，為業(yè)界樹立了新的基準。

　　Virtex-7T 器件提供多達 36 個 10.3 Gbps GTX 串行收發(fā)器，具有超高端邏輯容量(邏輯單元多達 200 萬個)，而且實現(xiàn)了業(yè)界最高的并行 I/O 帶寬(SelectIO™ 引腳多達 1200個)。這種 I/O 配置提供了最大數(shù)量的 72 位 DDR3 存儲器并行 bank，支持 2,133 Mbps 的性能。Virtex-7XT 產(chǎn)品將功能進一步擴展，其單個 FPGA 就能實現(xiàn)最高串行帶寬，不僅可提供多達 72 個速度達 10.3 Gbps 的 GTH 收發(fā)器，或 80 個 GTH 和 GTX 收發(fā)器(其中24 個運行速度為 13.1 Gbps，另外 56 個運行速度為 10.3 Gbps)，而且還具有更高的DSP到邏輯比 (DSP-to-logic ratio)，可實現(xiàn)更高吞吐量，支持多達 3,960 個 600 MHz 的 DSP 切片，總性能達 4.7 TMAC。此外，7XT FPGA 還有更出色的片上BRAM到邏輯比，高達 65 MB，可滿足低時延數(shù)據(jù)緩沖要求。賽靈思將在本系列中增加帶有 28 Gbps 收發(fā)器的產(chǎn)品，具體情況將稍后披露。

　　Virtex-7 FPGA 旨在滿足最高性能無線、有線和廣播基礎設施子系統(tǒng)的需求。Virtex-7 FPGA 的 TeraMACC 信號處理能力支持 400G 橋接和交換結(jié)構有線通信、高級雷達和高性能計算系統(tǒng)。產(chǎn)品開發(fā)人員可用單個 FPGA 的 100GE 線路卡實施方案取代 ASIC 和多芯片組 ASSP 解決方案，以增加帶寬，從而滿足集成式多路復用器/轉(zhuǎn)發(fā)器應用中100GB 光傳輸網(wǎng)絡 (OTN) 復用轉(zhuǎn)發(fā)器、300G Interlaken 橋接器以及 400G 光網(wǎng)卡的需求。此外，這種超高端產(chǎn)品還提供了構建新一代測試測量設備所需的邏輯密度、性能和 I/O 帶寬。如果系統(tǒng)確實需要采用 ASIC，那么 Virtex-7 FPGA 可幫助設計人員在原型設計和仿真階段減少器件數(shù)量，從而降低成本，減少互連/設計的復雜性。

　　新一代目標設計平臺

　　最新 28nm FPGA 系列產(chǎn)品為賽靈思的新一代目標設計平臺奠定了堅實的芯片基礎，可加速創(chuàng)新，降低開發(fā)系統(tǒng)的成本與系統(tǒng)功耗，并提高帶寬和性能。與量產(chǎn)型 40nm Virtex-6 和 45nm Spartan-6 FPGA 系列同步首次推出的賽靈思目標設計平臺戰(zhàn)略為系統(tǒng)設計人員提供了更簡單、更智能的設計方法，幫助他們通過集成 FPGA 器件、設計工具、IP、開發(fā)套件和目標參考設計這五大關鍵設計元素快速而高效創(chuàng)建地 FPGA 片上系統(tǒng)解決方案。

　　最新 28nm 平臺為不斷增加的設計人員群體提供了特定領域的 ISE 設計環(huán)境，進一步推動了賽靈思目標設計平臺戰(zhàn)略的發(fā)展。增強型設計環(huán)境不僅提高了效率和生產(chǎn)力，具有更龐大的 AMBA4/AXI4 互聯(lián) IP 生態(tài)系統(tǒng)，能滿足即插即用設計需求，而且還提供了不斷發(fā)展的針對特定市場的目標參考設計。上述最新發(fā)展使賽靈思客戶能在針對新一代應用過渡28nm 平臺過程中繼續(xù)集中精力做好差異化工作。