賽靈思28納米：高性能與低功耗的完美融合

　　賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺開發(fā)，推進(jìn)可編程勢在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí)， 功耗如何在一定程度上影響到了最終的決策。

　　眾所周知，F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強(qiáng)了計(jì)算能力。不過，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設(shè)計(jì)和構(gòu)建 FPGA 的工程師們遇到了半導(dǎo)體物理屬性所造成的挑戰(zhàn)——構(gòu)建更小型晶體管所需的門電介質(zhì)即便在非工作狀態(tài)下也更容易出現(xiàn)漏電流問題。這種漏電流或者說靜態(tài)功耗是芯片總功耗的一部分。如果不在硅晶體管層面上采取措施，在單個(gè)器件上集成更多晶體管的優(yōu)勢就會(huì)受到影響。如果漏電流不斷提高，功耗也會(huì)增加，從而就會(huì)抵消 FPGA 所有性能提升和密度增加的優(yōu)勢，新一代工藝節(jié)點(diǎn)技術(shù)的采用也就毫無意義了。

　　客戶為了達(dá)到綠色技術(shù)要求，不惜一切努力降低功耗，在此關(guān)鍵時(shí)刻，F(xiàn)PGA 產(chǎn)業(yè)轉(zhuǎn)向采用 28 納米工藝技術(shù)。與此同時(shí)，在研發(fā)預(yù)算日趨緊張的情況下，幾乎大多數(shù)大批量應(yīng)用的 ASIC 開發(fā)成本超標(biāo)，再加上新一代系統(tǒng)的 ASSP 缺乏投資，但 FPGA 只有滿足低功耗和高性能的要求，才能成為片上系統(tǒng) (SoC) 開發(fā)的理想選擇。

　　客戶向賽靈思反映，他們在單個(gè) FPGA 中集成更多功能時(shí)，考慮的重要因素就是PCB(印制電路板)級的系統(tǒng)功耗，只有這個(gè)問題解決了，才能把此前在大型ASIC或多個(gè) ASSP 上實(shí)施的應(yīng)用轉(zhuǎn)向 FPGA 。降低 FPGA 功耗就相當(dāng)于簡化電源系統(tǒng)要求，降低材料清單 (BOM) 成本，因?yàn)榈凸?FPGA 減少了對冷卻風(fēng)扇、散熱片及其它電源管理技術(shù)的依賴，有助于保持系統(tǒng)冷卻。如同所有半導(dǎo)體一樣，降低 FPGA 中的晶片溫度，自然也會(huì)提高器件的可靠性。

　　目前，ASIC 和 ASSP 由于開發(fā)及加工成本較高，迅速被人們所棄用。同時(shí)，半導(dǎo)體新創(chuàng)公司缺乏風(fēng)險(xiǎn)資本融資，而知名的芯片制造商在新型 ASSP 投資方面又比較謹(jǐn)慎保守。在此情況下，設(shè)計(jì)人員幾乎無處獲得可替代的芯片來滿足其需求。

　　賽靈思決定在 28 納米工藝技術(shù)節(jié)點(diǎn)上采用高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝，并結(jié)合采用統(tǒng)一的可擴(kuò)展的架構(gòu)與全新增強(qiáng)型工具，幫助客戶推出既不超出客戶功耗預(yù)算，同時(shí)又能提供更高功能的器件，以便在與 ASIC 和 ASSP 的競爭中脫穎而出。為了高效推出相關(guān)技術(shù)，賽靈思與全球數(shù)以百計(jì)的客戶進(jìn)行了積極溝通，以定義出高端 FPGA 產(chǎn)品——不僅完美集成收發(fā)器、存儲器、DSP、處理器和高速 I/O，而且能以最低的成本確保實(shí)現(xiàn)最低功耗與最高性能。

　　通過工藝技術(shù)和工具創(chuàng)新降低功耗

　　高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝相對于前代技術(shù)而言，突破了傳統(tǒng)上的擴(kuò)展性壁壘，無需復(fù)雜的處理步驟或性能折衷就能實(shí)現(xiàn)顯著的節(jié)能優(yōu)勢。賽靈思選擇具有低漏電流特性的高介電層/金屬閘衍生技術(shù)，使產(chǎn)品的靜態(tài)功耗相對于采用標(biāo)準(zhǔn)高性能工藝技術(shù)的產(chǎn)品而言減少了一半。

　　每代新工藝的動(dòng)態(tài)功耗通常會(huì)不斷降低。作為總功耗的一部分，動(dòng)態(tài)功耗受電容充電、供電電壓和時(shí)鐘頻率的影響。動(dòng)態(tài)功耗的降低意味著在 FPGA的電力預(yù)算范圍內(nèi)可提升最大時(shí)鐘頻率，同時(shí)幾何尺寸的縮小能夠支持更多晶體管和電路。為了進(jìn)一步降低功耗，賽靈思還在其ISE®設(shè)計(jì)套件中整合了創(chuàng)新時(shí)鐘門控和管理技術(shù)，可將動(dòng)態(tài)功耗降低 20%。設(shè)計(jì)人員還能通過采用新的簡化設(shè)計(jì)流程中提供的第五代局部重配置技術(shù)設(shè)計(jì)，以及對前代 FPGA 架構(gòu)的改進(jìn)進(jìn)一步管理功耗。

　　ISE 設(shè)計(jì)套件提供四種特定領(lǐng)域的設(shè)計(jì)配置：邏輯版本、DSP 版本、嵌入式版本以及系統(tǒng)版本，為異常多樣化的 FPGA 用戶社區(qū)了帶來了精湛的 FPGA 設(shè)計(jì)流程。每個(gè)版本在功能強(qiáng)大而又簡便易用的工具套件 (tool flow) 中整合了完整的特定領(lǐng)域方法，包括IP, 使設(shè)計(jì)人員能夠致力于創(chuàng)建獨(dú)特差異化的增值產(chǎn)品應(yīng)用。通過對動(dòng)態(tài)功耗優(yōu)化以及部分重配置流程的最新改進(jìn)，該設(shè)計(jì)套件與賽靈思今天推出的FPGA 技術(shù)可謂絕配。

　　統(tǒng)一架構(gòu)支持設(shè)計(jì)和IP重復(fù)利用

　　賽靈思還通過統(tǒng)一 ASMBL架構(gòu)提高客戶及整個(gè)生態(tài)系統(tǒng)的生產(chǎn)力。這是第四代 ASMBL 架構(gòu)，也是90 納米 Virtex-4 系列后首度推出的創(chuàng)新型、業(yè)經(jīng)驗(yàn)證的柱狀技術(shù)。

　　統(tǒng)一是指推進(jìn)同代產(chǎn)品的 LUT 結(jié)構(gòu)、Block RAM 和 DSP 切片等常見 FPGA 架構(gòu)特性的過程。統(tǒng)一架構(gòu)可簡化設(shè)計(jì)向新一代器件或者在新一代系列器件間的移植，使系統(tǒng)制造商能充分利用其 IP 開發(fā)投資，并能快速開發(fā)新一代系統(tǒng)，擴(kuò)展產(chǎn)品系列，滿足鄰近市場的需求。

　　統(tǒng)一架構(gòu)還能以更低的 IP 開發(fā)成本支持響應(yīng)速度更快、更龐大的生態(tài)系統(tǒng)，以及實(shí)現(xiàn)賽靈思的“可插接 IP ”愿景。由于 IP 重復(fù)利用是降低系統(tǒng)開發(fā)成本、縮短開發(fā)時(shí)間的主要因素，因此這種創(chuàng)新型即插即用方案意味著賽靈思及其生態(tài)合作伙伴共同開發(fā)的 IP技術(shù)變得更加簡便易用，從而促進(jìn)了賽靈思通過目標(biāo)設(shè)計(jì)平臺加速創(chuàng)新、降低成本的戰(zhàn)略目標(biāo)。與 ARM 開展新一代 AMBA™ 互連規(guī)范協(xié)作以擴(kuò)展 FPGA 實(shí)施是可插接 IP 戰(zhàn)略的關(guān)鍵組成部分。AMBA 互連技術(shù)的采用在 IP 模塊互連、系統(tǒng)構(gòu)建(不管系統(tǒng)是否采用處理器、還是采用外部處理器)方面給軟硬件設(shè)計(jì)人員帶來了業(yè)經(jīng)驗(yàn)證、廣泛采用的標(biāo)準(zhǔn)。

　　展望新型應(yīng)用和超高端 FPGA

　　作為其產(chǎn)品規(guī)劃的一部分，賽靈思為收集和分析不同市場領(lǐng)域的客戶反饋，投入了大量資源和時(shí)間。通過上述工作，賽靈思定義了可滿足特定市場需求，且便于創(chuàng)新的 FPGA 系列。特別是隨著賽靈思推出超高端 FPGA 之后，客戶能推出此前所無法企及的新功能。

　　由于相對于競爭性技術(shù)降低了總功耗，并采用統(tǒng)一可擴(kuò)展的架構(gòu)，賽靈思能夠打造出在邏輯、DSP 以及內(nèi)存模塊的數(shù)量和性能方面不斷突破 FPGA 技術(shù)極限的器件。這種超高端 FPGA 可取代 ASIC 和多芯片組 ASSP 解決方案，支持光纖網(wǎng)絡(luò)中的多個(gè)100G 包處理或集成成幀器/映射器實(shí)施等應(yīng)用。對仍然適合采用ASIC來開發(fā)的系統(tǒng)而言，超高端 FPGA 則能幫助設(shè)計(jì)人員在原型設(shè)計(jì)和仿真階段減少器件的用量。這不僅有助于降低成本，而且還能減少互連芯片的數(shù)量，降低設(shè)計(jì)復(fù)雜性。

　　最新 28 納米 FPGA 將支持眾多應(yīng)用，涵蓋從專為低成本大規(guī)模市場優(yōu)化的產(chǎn)品，乃至超高端產(chǎn)品。放眼終端市場及其發(fā)展趨勢，我們可以看到賽靈思正采取切實(shí)措施，在保證低功耗的同時(shí)不斷推出業(yè)界領(lǐng)先的 FPGA 功能。

　　無線通信——該產(chǎn)業(yè)正面臨著降低成本并擴(kuò)展移動(dòng)網(wǎng)絡(luò)的雙重壓力。賽靈思可以通過28 納米 FPGA來支持網(wǎng)絡(luò)擴(kuò)展。28 納米 FPGA能夠以低成本FPGA級的價(jià)位提供高端 FPGA 級的功能。由于遠(yuǎn)程射頻頭依賴對流冷卻，正面臨著散熱管理難題。賽靈思28 納米 FPGA支持高級算法，能夠提高低功率 FPGA 的功率放大器效率，從而使制造商能夠創(chuàng)建綠色基站并降低運(yùn)營開支。更高的密度與性能可支持 LTE 數(shù)據(jù)傳輸速率以及復(fù)雜的多輸入與多輸出天線，這樣也可擴(kuò)充網(wǎng)絡(luò)容量。在客戶從宏單元向微單元甚至微微單元基站擴(kuò)展時(shí)，統(tǒng)一架構(gòu)將支持設(shè)計(jì)轉(zhuǎn)移。