賽靈思7系列FPGA產(chǎn)品新聞發(fā)布

　　日前，賽靈思發(fā)布題為《賽靈思基于業(yè)界首款統(tǒng)一可擴展架構(gòu)的 7 系列 FPGA ，將功耗銳減 50%，容量高達 200 萬個邏輯單元》的新聞稿，賽靈思以其全新 Artix-7、Kintex-7 以及 Virtex-7 FPGA 系列將可編程邏輯器件推向更廣闊的應(yīng)用市場。賽靈思全新系列 FPGA產(chǎn)品通過實現(xiàn)低功耗、超過 2TB 的I/O帶寬，以及高達 200 萬個邏輯單元的容量，解決了 FPGA 此前開拓新市場和各種新應(yīng)用遇到的障礙。同時，賽靈思通過增強芯片級架構(gòu)，利用 ISE 設(shè)計套件中的新型領(lǐng)域?qū)Ｓ霉δ?、采?AMBA-AXI 互連技術(shù)以及目標(biāo)設(shè)計平臺戰(zhàn)略的其它組件，集中力量提高生產(chǎn)力，努力為不熟悉可編程邏輯的開發(fā)人員提供更好的選擇。

　　與所有其它新系列 FPGA 產(chǎn)品一樣，7系列產(chǎn)品也提高了性能和容量，使可編程邏輯能支持更多應(yīng)用。不過，性能與容量的提高必須配合功耗的大幅降低，這樣才能讓開發(fā)人員真正充分發(fā)揮28nm FPGA的優(yōu)勢。為此，賽靈思高度重視降低靜態(tài)功耗和動態(tài)功耗，努力將總功耗銳減至前代產(chǎn)品的一半。

　　除了在實現(xiàn)最低功耗、最高性能和最大容量方面領(lǐng)先于業(yè)界之外，7 系列產(chǎn)品還將ISE 設(shè)計套件、IP 、開發(fā)板以及目標(biāo)參考設(shè)計等關(guān)鍵 FPGA設(shè)計元素整合在一起，為賽靈思新一代目標(biāo)設(shè)計平臺奠定了基礎(chǔ)，可加速 FPGA 系統(tǒng)開發(fā)。該系列產(chǎn)品還率先采用了業(yè)界唯一一款能夠支持從低成本到超高端不同產(chǎn)品系列的統(tǒng)一架構(gòu)，從而可在同一系列內(nèi)以及不同系列間進行設(shè)計擴展。由于所有 28nm 系列產(chǎn)品的底層架構(gòu)都建立在廣泛采用的 Virtex 系列架構(gòu)的基礎(chǔ)之上，因此從 Virtex-6 和 Spartan-6 FPGA 等前代產(chǎn)品進行設(shè)計移植比從更早的產(chǎn)品上移植容易得多。

　　FPGA 發(fā)展能取得如此巨大進化變革并非偶然，這是賽靈思快速推進業(yè)界發(fā)展里程碑的重大步驟，目標(biāo)就是更好地為開發(fā)人員、最終市場和應(yīng)用提供可編程技術(shù)，順應(yīng)“可編程技術(shù)勢在必行”這一發(fā)展趨勢。這是當(dāng)前半導(dǎo)體產(chǎn)業(yè)發(fā)展的真實寫照，也就是說，在目前風(fēng)險規(guī)避情緒繼續(xù)主導(dǎo)經(jīng)濟和市場以及功耗預(yù)算日益緊張的情況下，較高的芯片開發(fā)成本會觸發(fā)對高系統(tǒng)性能需求的不斷增長以及對芯片可重配置性和可編程性的迫切需求

　　不同的方法：統(tǒng)一架構(gòu)， 多種 FPGA 系列

　　賽靈思的 28nm 平臺基于其業(yè)界領(lǐng)先的第四代面向應(yīng)用的組合模塊 (ASMBL) 架構(gòu)，并采用 Virtex-4 FPGA 系列率先推出的獨特的列狀技術(shù)(columnar technology)。賽靈思在其業(yè)經(jīng)驗證的 Virtex-6 ASMBL 架構(gòu)、 200 多項技術(shù)創(chuàng)新以及 100 項新專利的基礎(chǔ)上，推出了三款全新統(tǒng)一28nm FPGA 系列產(chǎn)品。所有這些新系列產(chǎn)品均采用相同的架構(gòu)構(gòu)建塊(邏輯結(jié)構(gòu)、Block RAM、時鐘技術(shù)、DSP切片、SelectIO技術(shù))，以不同比例組合，并針對不同應(yīng)用進行了優(yōu)化，能滿足從最低到最高器件密度和功能需求。這種方法使我們能夠推出目前最完整的 28nm 可編程產(chǎn)品系列，其中包括業(yè)界功耗和成本最低的 Artix-7系列、業(yè)界性價比最佳的 Kintex-7 系列，以及業(yè)界系統(tǒng)性能和容量最高的 Virtex-7 系列。

　　相對于前代 FPGA 系列產(chǎn)品而言，Artix-7 FPGA 的功耗比 Spartan-6 FPGA 減少了一半，成本降低了 35%，占位面積縮減了一半;而 Kintex-7 FPGA以 Virtex-6 FPGA 一半的成本和功耗提供了與其相當(dāng)?shù)男阅堋４送?，Virtex-7 FPGA 的密度達到 200 萬個邏輯單元，比前代或現(xiàn)有的任何 FPGA 密度都高，在降低一半功耗的情況下實現(xiàn)了系統(tǒng)性能翻番。賽靈思制定了 EasyPath成本降低計劃，可確保 Virtex-7 FPGA 用戶在無需增量轉(zhuǎn)換或工程投資的情況下還能將成本再降低 35%。開發(fā)人員可使用從低成本到超高端的多個統(tǒng)一 FPGA 產(chǎn)品系列，輕松滿足應(yīng)用擴展需求，讓 28nm 產(chǎn)品系列支持各種系統(tǒng)性能、容量和成本要求，同時不超過系統(tǒng)功耗預(yù)算。

　　針對功耗、性能和可擴展性而優(yōu)化

　　功耗是阻礙可編程邏輯向 ASIC 和 ASSP 的新應(yīng)用和新市場擴展的關(guān)鍵因素。在消費領(lǐng)域，功耗預(yù)算會限制視頻分辨率的提高和集成圖形處理特性，而功耗預(yù)算又是由可用電池使用壽命來決定。消費者家中使用的電器越來越多，會造成城市用電負荷上升，這就催生了新的法規(guī)，要求電器制造商必須將功耗降低多達 40%。同時，用電成本也在上升，導(dǎo)致其成為設(shè)備運營的主要支出，這一點在大型基礎(chǔ)設(shè)施系統(tǒng)中尤為突出。比方說，在有線通信系統(tǒng)中，用電成本占運營支出多達四成。

　　賽靈思千方百計從工藝、架構(gòu)和軟件等不同角度降低功耗，使 7 系列 FPGA 產(chǎn)品相對于前代產(chǎn)品而言總功耗降低了一半，靜態(tài)功耗銳減 65%。賽靈思從芯片工藝技術(shù)開始著手，與臺積電開展通力合作，共同定義了最新 28nm高介電層金屬閘 (HKMG) 工藝技術(shù)，專為 FPGA 及其他核心邏輯器件進行了優(yōu)化，使其靜態(tài)功耗比標(biāo)準(zhǔn) 28nm 高性能工藝降低了一半，同時仍能滿足高強度應(yīng)用的性能需求。賽靈思工程師還實現(xiàn)了創(chuàng)新性架構(gòu)增強，將核心邏輯和 I/O 的動態(tài)功耗均降低了多達 30%。上述架構(gòu)增強特性包括：認真選擇晶體管，以達到每個硬模塊的功耗降低目標(biāo);以及添加低功耗 I/O 模式，以實現(xiàn)高系統(tǒng)帶寬并顯著降低功耗(其中包括客戶可選的 I/O 模式，在 I/O 閑置時進一步降低功耗)。對于希望進一步實現(xiàn)節(jié)能的賽靈思客戶而言，他們可用ISE 設(shè)計套件軟件版本來支持 28nm FPGA 系列所采用的智能時鐘門控制技術(shù)和第五代部分可重配置技術(shù)，將動態(tài)功耗再次降低 30%。此外，選用 0.9V Vcc低功率級器件可將靜態(tài)功耗和動態(tài)功耗分別再次降低 27% 和 20%。

　　賽靈思從 28nm工藝技術(shù)方面降低功耗的方法主要以避免浪費電力為重點，可提高可用性能，尤其是可將超高端產(chǎn)品的DSP 性能提升至 2.37 TMAC，讓 200 萬個邏輯單元的時鐘速度都高達 600 MHz，而且高速連接性能高達2.4 Tbps。賽靈思對所有 FPGA組件進行了改進，以促進系統(tǒng)性能提升，并通過相互平衡實現(xiàn)前所未有的超高性能，包括邏輯容量擴大 2.5 倍，以能夠并行運行更多計算，而且 DSP 的內(nèi)部核心信號或數(shù)據(jù)處理能力提升 1.9 倍。就內(nèi)部數(shù)據(jù)緩沖而言，7 系列的內(nèi)部 BRAM 增加 1.7 倍，閑置時可以關(guān)閉，從而實現(xiàn)節(jié)能。就外部存儲器接口而言，DDR3 性能比 Virtex-6 FPGA翻了一番，達到2,133 Mbps，成為了 FPGA 業(yè)界的最高性能。事實上，整體 I/O 吞吐量達到了前所未有的高度，相對于前代產(chǎn)品而言，并行帶寬提升了 1.2 倍，串行帶寬提升了 1.6 倍，I/O速度超過 1.9 Tbps。此外，賽靈思還增加了嵌入式串行收發(fā)器的數(shù)量，提升了其性能，線速高達 13.1Gbps，且單個 FPGA 能支持多達 80 個收發(fā)器。

　　賽靈思統(tǒng)一 28nm 架構(gòu)的可擴展性使開發(fā)人員能夠針對應(yīng)用進行資源適當(dāng)組合，充分而高效地發(fā)揮所有功能，從而讓設(shè)計方案在功能方面可根據(jù)需要收放自如，既可降低功耗和成本，又能大幅提升性能。統(tǒng)一架構(gòu)不僅支持三款全新 28nm FPGA 系列間的移植，而且還簡化了從上一代賽靈思 FPGA 中移植設(shè)計方案的工作。由于 28nm 架構(gòu)的 FPGA 元件源自 Virtex-6 系列，因此設(shè)計人員現(xiàn)在就能用 Virtex-6 和 Spartan-6 FPGA 開始設(shè)計工作，而且能確保目前的設(shè)計方案能移植到 7 系列 FPGA 上。系統(tǒng)制造商還能利用其專有 IP投資的效益，快速擴展產(chǎn)品系列，提供具有更高性能或更低成本的產(chǎn)品，從而滿足相鄰市場需求。賽靈思及其第三方 IP 核提供商還能在整個 28nm 產(chǎn)品系列上更迅速地部署豐富的IP，更快地響應(yīng)于更大規(guī)模 FPGA 開發(fā)生態(tài)系統(tǒng)的要求。賽靈思及其生態(tài)系統(tǒng)合作伙伴共同構(gòu)建 28nm 目標(biāo)設(shè)計平臺，將 IP 核、參考設(shè)計、開發(fā)工具和模板整合到完整套件中，以幫助賽靈思客戶降低成本，縮短開發(fā)時間，更好地實施可編程解決方案，支持更多不同類型的應(yīng)用，滿足從低成本到超高端系統(tǒng)的各種要求。這對今后發(fā)展至關(guān)重要。