基于FPGA的以太網(wǎng)通信接口設(shè)計

　　整體設(shè)計思路

　　利用Xilinx Spartan 3A DSP開發(fā)板及PC之間搭建以太網(wǎng)數(shù)據(jù)通信平臺，完成系統(tǒng)的軟件設(shè)計和硬件設(shè)計，最后通過編寫應(yīng)用程序?qū)崿F(xiàn)了一個簡單的網(wǎng)頁服務(wù)器，它使用了Xilinx文件存儲系統(tǒng)來保存網(wǎng)頁中的內(nèi)容，通過Xilinx mfsgen來生成MFS圖像，并可以隨時修改或生成一幅新的圖像。

　　系統(tǒng)軟硬件實現(xiàn)

　　硬件設(shè)計整體框圖

　　圖1為硬件設(shè)計整體框圖，系統(tǒng)以Xilinx Spartan 3A DSP FPGA芯片為核心，采用軟硬件結(jié)合的方式，實現(xiàn)了以太網(wǎng)通信接口設(shè)計。用到的模塊有微處理器、32KB的片內(nèi)存儲器、通用輸入輸出接口GPIO(包括LED燈和按鍵)、512MB DDR2 SDRAM、Xilinx 10/100以太網(wǎng)IP、RS232串行接口、中斷控制器和定時器。

　　模塊功能分析

　　以太網(wǎng)系統(tǒng)的兩個主要模塊是媒體接入控制(MAC)和物理層PHY。MAC作為以太網(wǎng)系統(tǒng)中的控制模塊，實現(xiàn)與物理層的通信并控制使用的媒體類型，提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。PHY主要描述了網(wǎng)絡(luò)的硬件部分和原始比特流，它定義了數(shù)據(jù)傳送與接收所需要的電與光信號、線路狀態(tài)、時鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)媒體接口(RGM II/GM II/M II)。