測(cè)量精度/信號(hào)完整性：主打指標(biāo)中的王者

　　引言

　　當(dāng)評(píng)估示波器時(shí)，帶寬是很重要的，對(duì)于高速應(yīng)用而言，高帶寬是必需的。然而，示波器的真正目的是要盡可能準(zhǔn)確地顯示感興趣的信號(hào)，而且背后更為復(fù)雜，涉及儀器的基本設(shè)計(jì)、探頭架構(gòu)和連接配件、以及帶寬之外的參數(shù)(包括上升時(shí)間、采樣率和抖動(dòng)本底噪聲)。當(dāng)選擇示波器時(shí)，工程師應(yīng)評(píng)估的關(guān)鍵參數(shù)概述如表1所示。

　　更佳信號(hào)完整性

　　高速信號(hào)很容易產(chǎn)生信號(hào)完整性問題，因?yàn)樗鼈兩婕翱煅睾蜆O窄的單位間隔或位次(bit times)。隨著通信鏈路數(shù)據(jù)速率的增加，用戶界面將縮小，信號(hào)上升時(shí)間將減少。

　　使問題復(fù)雜化的事實(shí)是，當(dāng)被傳輸信號(hào)進(jìn)入接收機(jī)時(shí)，可能產(chǎn)生多個(gè)信號(hào)完整性問題。這些信號(hào)完整性問題可能包括當(dāng)此信號(hào)流經(jīng)電路板或從硅芯片進(jìn)入封裝引腳再進(jìn)入電路板時(shí)產(chǎn)生的信號(hào)衰減。通道內(nèi)的信號(hào)衰減是一個(gè)非常嚴(yán)重的問題，必須加以解決。PCB材料(如：FR–4)內(nèi)的信號(hào)損失量隨線路長(zhǎng)度的增加及數(shù)據(jù)速率的提高而增加。因信號(hào)幅度的縮小，噪音和反射正成為一個(gè)更大的影響因素。用戶需要在接收機(jī)中采用去嵌入策略，以打開閉合的眼圖。

　　隨著第三代串行數(shù)據(jù)標(biāo)準(zhǔn)的出現(xiàn)，8-10Gb/s正逐漸成為行業(yè)標(biāo)準(zhǔn)。在光通信市場(chǎng)中，因以太網(wǎng)(Ethernet)發(fā)展到4 × 25G(100GbE)，設(shè)計(jì)人員需要能夠使用高達(dá)32Gb/s的比特率對(duì)信號(hào)進(jìn)行測(cè)試。同時(shí)，高速FPGA和寬帶射頻也推動(dòng)了極限值的擴(kuò)大。泰克公司的DPO/DSA73304D為這些高端應(yīng)用程序提供業(yè)界最精準(zhǔn)的測(cè)量性能。

　　技術(shù)平臺(tái)與突破

　　泰克公司為了提供業(yè)界領(lǐng)先的DPO/DSA73304D示波器性能，采用了IBM 8HP鍺化硅技術(shù)。這是一種130納米鍺化硅雙極互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝，利用200GHz的FT轉(zhuǎn)換速度提供了2倍于上代產(chǎn)品的性能。

　　鍺化硅(SiGe)技術(shù)利用可靠性高且成熟的制造工藝，提供能與特殊材料(如磷化銦(InP)和砷化鎵(GaAs))性能媲美的性能級(jí)別。與其它方案不同的是，鍺硅BiCMOS工藝提供了在一塊芯片上同時(shí)制備高速雙極性晶體管和標(biāo)準(zhǔn)CMOS的途徑，從而使一系列同時(shí)具備高集成度和極致性能的電路成為可能。