Altera揭開20nm創(chuàng)新技術(shù)的面紗

        每一代硅片新技術(shù)既帶來了新機(jī)遇，也意味著挑戰(zhàn)，因此，當(dāng)我們?cè)O(shè)計(jì)系統(tǒng)時(shí)，需要重新審視最初所作出的成本和功耗決定。20 nm以及今后的硅片技術(shù)亦是如此。

　　Altera在20nm制造節(jié)點(diǎn)的技術(shù)進(jìn)步主要是由硅片融合所推動(dòng)的，可編程收發(fā)器、多種數(shù)字處理類型的集成硬核邏輯功能、3D異構(gòu)集成電路的出現(xiàn)等關(guān)鍵發(fā)展也推動(dòng)了這一制造節(jié)點(diǎn)的進(jìn)步。

　　Altera公開宣布了即將推出的20-nm器件所具有的多項(xiàng)創(chuàng)新技術(shù)。此次技術(shù)發(fā)布表明了公司對(duì)下一代產(chǎn)品的承諾。我們?cè)?0 nm的創(chuàng)新主要包括收發(fā)器、數(shù)字信號(hào)處理(DSP)、3D封裝、嵌入式處理器，以及功耗管理等領(lǐng)域，這些創(chuàng)新使我們能夠?yàn)榭蛻籼峁┙K極混合系統(tǒng)平臺(tái)，前所未有的提高了性能、帶寬和功效。

　　我們將在2013年公布更多20-nm產(chǎn)品的詳細(xì)信息。這些創(chuàng)新技術(shù)包括：

• 28-Gbps背板和40-Gbps芯片至芯片收發(fā)器。
• 下一代精度可調(diào)DSP模塊增強(qiáng)技術(shù)，實(shí)現(xiàn)了5 TFLOP(每秒5萬億次浮點(diǎn)運(yùn)算)的IEEE 754浮點(diǎn)性能。
• 異構(gòu)3D器件。
• 20-nm SoC FPGA型號(hào)，含有ARM硬核處理器子系統(tǒng)(HPS)。

　　與前一代產(chǎn)品相比，我們的20-nm器件功耗降低了60%，所有器件都由高級(jí)設(shè)計(jì)環(huán)境提供支持，借助該設(shè)計(jì)環(huán)境我們得以調(diào)整并繼續(xù)保持業(yè)界最快的編譯時(shí)間。

　　下一代收發(fā)器技術(shù)

　　Altera的下一代20nm系列產(chǎn)品開創(chuàng)了多項(xiàng)業(yè)界第一，包括，單片28-Gbps支持背板的收發(fā)器、40-Gbps芯片至芯片收發(fā)器，以及實(shí)現(xiàn)CEI-56G兼容56-Gbps收發(fā)器的發(fā)展路線，從而實(shí)現(xiàn)了芯片至芯片和芯片至模塊的應(yīng)用。與Altera目前提供的背板功能收發(fā)器相比，這些最新創(chuàng)新技術(shù)將固網(wǎng)、軍事和廣播應(yīng)用的交換帶寬和前面板端口密度提高了2倍，可實(shí)現(xiàn)8通路400-Gbps光模塊通信。

　　下一代硅片接口技術(shù)

　　Altera的下一代系列產(chǎn)品將引入高級(jí)3D管芯堆疊技術(shù)，以實(shí)現(xiàn)新一類應(yīng)用，進(jìn)一步提高系統(tǒng)集成度。這一技術(shù)包括客戶可以使用的混合系統(tǒng)數(shù)字接口標(biāo)準(zhǔn)，支持低延時(shí)、低功耗FPGA集成和存儲(chǔ)器擴(kuò)展(SRAM、DRAM)、光收發(fā)器模塊，以及用戶優(yōu)化HardCopy® ASIC。Altera全球用戶的創(chuàng)新和開拓將進(jìn)一步推動(dòng)這一3D集成技術(shù)的應(yīng)用。

　　下一代高性能設(shè)計(jì)

　　DSP開發(fā)人員不再需要花費(fèi)數(shù)天甚至幾個(gè)星期的時(shí)間來評(píng)估FPGA DSP解決方案的性能。通過集成OpenCL和DSP創(chuàng)新技術(shù)，采用業(yè)界標(biāo)準(zhǔn)設(shè)計(jì)工具和軟件庫(kù)，Altera產(chǎn)品能夠?qū)崿F(xiàn)5 teraFLOP的單精度(IEEE 754) DSP能力，這將重新樹立業(yè)界TFLOPs/w硅片效率的新標(biāo)準(zhǔn)。這一混合系統(tǒng)架構(gòu)中的超高性能DSP應(yīng)用包括，高性能和低延時(shí)金融計(jì)算、高分辨率廣播和無線，以及高級(jí)軍事傳感器和戰(zhàn)場(chǎng)感知等。