使用經(jīng)認(rèn)證隔離器件確保安全的系統(tǒng)運行

　　磁光隔離器使用單石CMOS芯片和旋涂聚酰亞胺作為絕緣，如圖2。貫通絕緣距離可小至17μm。同樣地，CMOS芯片電容式隔離器使用薄層二氧化硅(SiO2)作為絕緣，DIT最小為8μm。最近部份制造商把DTI提高到16μm來處理較高的隔離電壓。然而絕緣厚度會因以下原因無法進(jìn)一步提高：

　　1. DTI對信號耦合效率的影響。

　　2. CMOS芯片上布置厚絕緣層的昂貴成本和可靠性問題。

　　因此在相同工作電壓下，替代隔離器的電場壓力最少為光電耦合器的20倍以上，這個差異非常顯著，代表著必須重新定義和發(fā)展出新的老化機(jī)制和壞料過濾方法。　　

圖2：磁光和電容式隔離器結(jié)構(gòu)。

　　[圖說]
　　Top Passivation: BCB = 頂部鈍化層：BCB
　　Top Metal Layer = 頂部金屬層
　　INSULATION LAYER = 絕緣層
　　Bottom Metal Layer = 底部金屬層
　　DTI = 貫通絕緣距離(DTI)

　　連續(xù)工作電壓下光電耦合器安全標(biāo)準(zhǔn)和測試方法

　　國際安全標(biāo)準(zhǔn)IEC 60747-5-5涵蓋了光耦合器件和光電耦合器的電氣特性和測試方法，并未包括磁光隔離器或數(shù)字電容式隔離器，這個版本于2007年正式公布，涵蓋包括光電耦合器等光學(xué)電子器件的前一版本IEC 60747-5-1/2/3計畫在2012年廢止。采用IEC 60747-5-2的歐洲標(biāo)準(zhǔn)DIN/EN 60747-5-2則預(yù)計在2014年終止并廢除，并由新發(fā)布基于IEC 60747-5-5的DIN/EN 60747-5-5取代。

　　IEC 60747-5-5和DIN/EN 60747-5-2都使用部份放電法來測試固態(tài)絕緣的同質(zhì)性，在這個測試中，高達(dá)工作電壓1.875倍的測試電壓被加到輸入和輸出上，時間為1分鐘，并且必須滿足低于5pC的放電以通過測試。這個測試不僅可以保證高品質(zhì)的絕緣，同時還可有效剔除生產(chǎn)不良的器件，避免造成壽命縮短和安全問題，這也是這個標(biāo)準(zhǔn)廣泛被作為設(shè)備安全標(biāo)準(zhǔn)的主要關(guān)鍵測試之一，包括：

　　IEC 61800 – 工業(yè)電機(jī)驅(qū)動器和其他設(shè)備標(biāo)準(zhǔn)
　　IEC 60950 – 信息科技和通信設(shè)備標(biāo)準(zhǔn)
　　IEC 60601 – 醫(yī)療設(shè)備標(biāo)準(zhǔn)
　　IEC 61010 – 測試和測量設(shè)備標(biāo)準(zhǔn)

　　替代隔離器的老化機(jī)制隨絕緣材料而不同，磁光隔離器使用旋涂聚酰亞胺作為隔離層，制造商使用熱力學(xué)模型來預(yù)測器件壽命，電容式隔離器采用SiO2作為隔離材料，因此使用依時性介電層擊穿(TDDB, Time Dependant Dielectric Breakdown)測試模型來預(yù)測壽命。

　　表1總結(jié)了用來決定各種不同隔離技術(shù)在連續(xù)工作電壓下的老化模型和壽命預(yù)測方法，非常明顯地替代隔離器使用了不同于測試方法的預(yù)測模型。

　　表1：隔離技術(shù)、老化機(jī)制和安全驗證結(jié)構(gòu)?！　?/p>

　　我們可以使用簡單的實驗來驗證部份放電能力和連續(xù)工作電壓間的關(guān)聯(lián)性，選擇使用不同技術(shù)的樣本，包括采用SOIC封裝的光電耦合器、磁光隔離器和電容式隔離器，電氣間隙和爬電距離為8mm。由于固態(tài)絕緣能力可以達(dá)到200Vrms/1mm，因此選擇1.6kVrms的測試電壓來加速測試時間。

　　在進(jìn)行壽命壓力測試前，所有隔離器都會進(jìn)行部份放電，采用1.6kVrms的1.875倍3kVrms進(jìn)行以符合IEC/EN60747-5-5、VDE0884-10和EN60747-5-2等標(biāo)準(zhǔn)要求，測試結(jié)果顯示，所有器件都通過低于5pC的放電，這代表了符合標(biāo)準(zhǔn)要求1.6kVrms的良好絕緣。