采用開放式芯片協(xié)議(OCP)總線的跟蹤儀器與架構(gòu)

MIPS 科技公司攜手其他業(yè)內(nèi)領(lǐng)先的嵌入式處理器與 IP 開發(fā)商，決定共同采用開放式芯片協(xié)議(OCP)插槽作為標(biāo)準(zhǔn)化供應(yīng)商進(jìn)行片上總線集成的中立方法。本文將就總線級片上儀器(OCI)和支持基于OCP 系統(tǒng)的分析工具進(jìn)行詳盡討論。

基于 OCP 的總線可進(jìn)行多種高帶寬操作，在基本數(shù)據(jù)傳輸?shù)幕A(chǔ)上添加了許多新的特性和功能。這些新性能包括專用總線命令模式、脈沖操作、多數(shù)據(jù)標(biāo)簽以及用于增加跟蹤信號數(shù)量的擴(kuò)展能力。附錄中列出的 MIPS24K OCP 接口就是這類產(chǎn)品的典型。除了提供基本地址尋址和數(shù)據(jù)操作的總線接口信號外，OCP 還提供多種可選信號，以調(diào)用專用處理器的特定強化功能，如數(shù)據(jù)排列、脈沖及多線程運行等功能。

采用 OCP 這類先進(jìn)總線架構(gòu)的另一個好處是，它能夠更有效地協(xié)調(diào)內(nèi)部大量集成內(nèi)核的復(fù)雜工作。分析因素包括對給定OCP 接口提出特定的問題，以及片上子系統(tǒng)性能等更受全球關(guān)注的問題。這些問題涵蓋諸如理解和優(yōu)化傳輸效率、延遲、飽和、資源沖突和其他操作選項等可能對處理器元件的性能和運行產(chǎn)生直接影響等因素。

圖 1  多內(nèi)核調(diào)試架構(gòu)

雖然仿真是開發(fā)流程的重要環(huán)節(jié)，但無論是在原型還是在系統(tǒng)級驗證階段，對硬件本身狀況進(jìn)行分析也是同樣重要的環(huán)節(jié)，而最終產(chǎn)品本身的硬件分析就更加重要了。在大多數(shù)情況下，諸如硬件內(nèi)嵌入式總線在信息分析中所遇到的問題通常是能見度難題 —— 您很難確定自己看不到的問題。使用傳統(tǒng)的 JTAG 掃描通常很難解決這個能見度難題，其原因在于：

  由于總線運行的多周期性，在一個總線運行周期內(nèi)有些信號會在不同時段變得非?；钴S，調(diào)試工具應(yīng)當(dāng)進(jìn)行連續(xù)的跟蹤，而不是單個周期的瞬態(tài)圖；
  總線運行問題牽涉到至少兩個通信時鐘(如處理器和存儲器外設(shè))。傳統(tǒng)的調(diào)試方法，如暫停部分系統(tǒng)進(jìn)行測試可能會帶來變化并引入新的變量，從而干預(yù)測試環(huán)節(jié)和過程；
  如果問題是間歇性和少量的，那么追蹤操作就應(yīng)當(dāng)采用觸發(fā)模式，如實時捕獲有重要意義的總線周期信息。

目前廣泛采用的具有調(diào)試功能的嵌入式OCP 總線方法是在設(shè)計中添加片上儀器(OCI)，以改善子系統(tǒng)接口的能見度。OCI 實際上是一個專門用來高效跟蹤嵌入式信號的IP 子系統(tǒng)。它既不通過 JTAG 端口進(jìn)行緩沖，也不通過專門的測試端口流到您的 PC 上以供觀看。 OCI 能夠提供成功的嵌入式設(shè)計所必需的高效跟蹤功能，廣泛應(yīng)用于調(diào)試、嵌入式處理器運行控制和邏輯分析。OCI 解決方案能夠解決片上總線分析中 SoC 的特定問題，并為非可見的總線接口提供強大的調(diào)試能見度。最近OCI 解決方案已開始面市。

圖 1 顯示的是一個基本的多內(nèi)核架構(gòu)(雙處理器、存儲器接口和采用通用片上總線的定制化IP)和幾類可使該子系統(tǒng)更加簡化，并可提高調(diào)試效率的可添加儀器。圖1 詳盡列出了本文探討的重點——總線監(jiān)測與跟蹤儀器的組成部分，其他支持或補充的儀器分區(qū)可以包含在處理器和邏輯分析調(diào)試的地址中。

調(diào)試儀器的功能基本可劃分為兩個主要類型：

  專門用于進(jìn)行調(diào)試控制、支持特定處理器和其他內(nèi)核的系統(tǒng)內(nèi)分析分區(qū)；
  支持跟蹤和任何用戶定義信號的更為通用的邏輯分析器分區(qū)。

總線分析通常用來處理用于通用邏輯分析的同類儀器，也能執(zhí)行總線架構(gòu)和協(xié)議專用信號信息的線上處理和后處理。應(yīng)當(dāng)強調(diào)的是，圖中所示的所有儀器都與單個JTAG 流程鏈關(guān)系緊密，因此需要通過定制的JTAG 控制器接口進(jìn)行訪問。通過同樣的JTAG 接口還能夠訪問邊界掃描和其他傳統(tǒng)的JTAG 功能。

處理器內(nèi)核的系統(tǒng)內(nèi)分析器(ISA)分區(qū)能夠為處理器提供特定的運行控制、觸發(fā)硬/軟件斷點監(jiān)測及實時跟蹤指令和數(shù)據(jù)等操作。

FS2 ISA-MIPS 能夠執(zhí)行以下典型的處理器調(diào)試子系統(tǒng)操作：
  JTAG 內(nèi)核的啟動、停止、斷點和單步執(zhí)行；
  無限制的軟件斷點；
  多達(dá)15個硬件事件/斷點；
  基于指令執(zhí)行、存儲、IO操作、地址值或地址范圍、操作碼類型或級別的觸發(fā)操作；
  每個周期高達(dá)64 位的實時跟蹤；
  執(zhí)行分支跟蹤信息的跟蹤；
  采用指令碼和執(zhí)行顯示的調(diào)試器( 參見圖2 )。

圖 2  MIPS ISA 窗口

圖 3  OCP 總線導(dǎo)航器跟蹤與觸發(fā)顯示

為了最有效地利用跟蹤信息，ISA 通常會采用分支跟蹤信息等壓縮技術(shù)，這樣就能夠使ISA 集中處理指令中斷，從而減少所消耗的存儲器資源。跟蹤信息可以與GDB等調(diào)試器軟件工具流程鏈緊密集成，實現(xiàn)更好的源代碼分析和相關(guān)性。只要設(shè)計和資源運用得當(dāng)，單個ISA 分區(qū)內(nèi)就能集成不止一個內(nèi)核(給定類型)，并可作為多內(nèi)核系統(tǒng)調(diào)試中的共享資源。

在大多數(shù)設(shè)計中，處理器只是需要進(jìn)行系統(tǒng)分析的若干子系統(tǒng)之一。在特殊應(yīng)用的協(xié)處理器、存儲控制器、外設(shè)及其他功能的設(shè)計中都包含邏輯分區(qū)。邏輯與處理器IP 在調(diào)試要求上有幾個重要區(qū)別。

邏輯導(dǎo)航器是First Silicon Solutions公司開發(fā)的一個通用JTAG 兼容邏輯分析器的儀器，其主要功能包括：

  負(fù)責(zé)監(jiān)測和跟蹤合成過程中選取的所有用戶定義信號；
  64K跟蹤周期中支持高達(dá)256 個信號(采用片上 RAM)；
  ~ 門受限的應(yīng)用的跟蹤范圍最小可達(dá)1個信號