工業(yè)網(wǎng)絡(luò)的精密時序

　　表1(下頁)列出了不同類型網(wǎng)絡(luò)的精度要求。辦公網(wǎng)絡(luò)(局域網(wǎng))僅需一到十毫秒的本地時鐘精度。毫秒級的時鐘精密度可以使用稱為網(wǎng)絡(luò)時序協(xié)議(NTP)的軟件協(xié)議很容易地實現(xiàn)，該協(xié)議適用于操作系統(tǒng)(Windows和Linux)和局域網(wǎng)，實現(xiàn)了辦公設(shè)備的互連。傳統(tǒng)的工業(yè)網(wǎng)絡(luò)要求本地機器時鐘與參考時鐘(或主時鐘)相差不到0.1微秒。傳統(tǒng)的工業(yè)網(wǎng)絡(luò)使用獨立的布線來分發(fā)參考時間并同步本地時鐘。新的數(shù)據(jù)密集型工業(yè)網(wǎng)絡(luò)要求極具成本效益的以太網(wǎng)網(wǎng)絡(luò)具有納秒級的時鐘精度。精密時序協(xié)議2.0版(PTP v2.0)設(shè)計用于為“盡力而為”型的以太網(wǎng)網(wǎng)絡(luò)提供納秒級的時鐘精度。PTP v2.0通過盡可能地接近網(wǎng)絡(luò)接口，在硬件中實現(xiàn)時間戳和同步算法，從而實現(xiàn)納秒級的時鐘精度。

　　表1：各種應(yīng)用所需的時鐘精度　　

 

　　精密時序協(xié)議2.0版(IEEE 1588 2.0版)

　　精密時序協(xié)議(PTP)的目的是在不需要一個單獨且昂貴的時序網(wǎng)絡(luò)的情況下，同步機器上的本地時鐘。PTP是一個自下而上協(xié)作的協(xié)議，其中本地節(jié)點相互通信(通過消息交換)來發(fā)現(xiàn)它們中的主時鐘并且互相同步。由于PTP在數(shù)據(jù)網(wǎng)絡(luò)中工作，交換機、路由器和操作系統(tǒng)都有不同程度的延時，它為“時序數(shù)據(jù)包”排列優(yōu)先級或創(chuàng)建特定的隊列，其中包含同步的信息。為了消除操作系統(tǒng)和服務(wù)器引入的延遲，協(xié)議處理在硬件(FPGA或ASSP)中實現(xiàn)，并對時序數(shù)據(jù)包使用硬件時間戳。

　　精密時序協(xié)議的特性是使用協(xié)作的消息交換算法，從時鐘計算與主時鐘之間的“時間偏移”和“傳輸延遲”。圖4說明了PTP的消息流，以確定“時鐘偏移”和“傳輸延遲”。由于每個從時鐘都要計算兩個變量——偏移和延遲——主從時鐘需要交換兩組消息。首先，主時鐘定時地(通常每秒一次)向所有從時鐘廣播時間同步數(shù)據(jù)包。其次，每個從時鐘向主時鐘發(fā)送“延遲請求”消息以確定“傳輸延遲”。兩組消息交換得到兩個線性方程，從而確定“從時鐘偏移”和“傳輸延遲”?！　?/p>

圖4：確定主從時鐘之間偏移的機制

　　FPGA實現(xiàn)

　　實現(xiàn)精密時序協(xié)議要求在數(shù)據(jù)包一到達網(wǎng)絡(luò)接口卡(NIC)時就進行捕捉并標記時間戳。納秒級精度的分布式時鐘也需要在硬件中以最小變化執(zhí)行各種同步步驟。帶有SERDES功能的現(xiàn)場可編程門陣列(FPGA)器件，如LatticeECP3FPGA器件提供了眾多的優(yōu)勢，實現(xiàn)更接近網(wǎng)絡(luò)接口的精密時序協(xié)議：

　　1.高速串行接口(SERDES)，迅速捕捉時序數(shù)據(jù)包;
　　2.靈活和準確的時鐘電路(PLL);
　　3.精度可以根據(jù)系統(tǒng)要求進行調(diào)整;
　　4.用于存儲時序數(shù)據(jù)包的FIFO隊列，可以在FPGA結(jié)構(gòu)中靠近高速I/O模塊處實現(xiàn);
　　5.FPGA中的嵌入式硬件或軟件處理器，也可以用于實現(xiàn)精密時序協(xié)議;
　　6.不占用主CPU的外部PTP處理功能;
　　7.不斷發(fā)展的精密時序協(xié)議可以在靈活的FPGA平臺上實現(xiàn)輕松升級。

　　總結(jié)

　　工業(yè)環(huán)境中主流以太網(wǎng)網(wǎng)絡(luò)的迅速普及需要使用精密時序技術(shù)來同步機器和機器人。精密時序協(xié)議(IEEE1588)提供了從亞微秒到納米秒級的同步精度。PTP的軟件實現(xiàn)提供了亞微秒級以上的精度。時間戳和同步算法(PTP V2.0)的硬件實現(xiàn)可提供高達納秒級的精度。隨著通信數(shù)據(jù)傳輸速率的增加，所需的時序精度呈指數(shù)增長。PTP v2.0能夠滿足最先進的數(shù)控機床的嚴格時序要求。