Cadence驗證IP為ARM AMBA 4協(xié)議大幅縮短驗證周轉(zhuǎn)時間

　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前宣布使用ARM AMBA協(xié)議類型的Cadence驗證IP(VIP)實現(xiàn)多個成功驗證項目，這是業(yè)界最廣泛使用的AMBA協(xié)議系列驗證解決方案之一。頂尖客戶，包括CEVA公司、Faraday Technology公司、以及海思(HiSilicon)已經(jīng)將其驗證時間從幾個月縮短到幾個星期，并成功實現(xiàn)了最尖端的ARM技術，使用對應AMBA協(xié)議的Cadence VIP，這是該公司用于SoC驗證的全面VIP目錄的一部分。

　　Cadence一直與ARM密切合作，確保其VIP解決方案支持ARM CoreLink CCI-400 Cache Coherent Interconnect與CoreLink NIC-400 Network Interconnect，使用AMBA 4協(xié)議。這樣ARM與Cadence的共同用戶就可以得到一個可靠、靈活與高度差異化的驗證方案，并用于ARM CoreLink互聯(lián)IP。

　　“隨著ARM合作伙伴的設計在復雜性方面逐年提高，成功檢驗SoC的性能成為一個至關重要的必要之舉，”ARM設計促進部主管Joe Convey說，“對應ABMA協(xié)議的全面Cadence驗證IP解決方案幫助我們的共同客戶解決挑戰(zhàn)的同時，采用了最新的ARM技術。ARM與Cadence的合作幫助客戶不斷取得成功，便于其在新一代設計中采用我們最高級的AMBA規(guī)格，比如AXI4與AXI Coherency Extensions (ACE)。

　　Cadence VIP目錄包含仿真的、基于斷言的與加速型VIP，面向常見的AXI、AHB與APB協(xié)議。此外,Cadence VIP支持AMBA4，即AMBA系列的最新版本，它增加了5種互聯(lián)協(xié)議：用于處理器之間緩存一致性的ACE;對應I/O一致性的ACE-Lite;促進性能與功耗效率最大化的AXI4;最適合FPGA實現(xiàn)的AXI4-Stream?；贏RM協(xié)議的SoC與IP、子系統(tǒng)的設計師使用Cadence提供的全范圍驗證IP，在設計質(zhì)量與上市時間方面都實現(xiàn)大幅改進。

　　“CEVA是世界頂尖的移動、數(shù)字化家庭與網(wǎng)絡市場的DSP內(nèi)核與平臺解決方案認證機構。我們特有的FIC總線提供了實現(xiàn)優(yōu)化設計必要功能的適當平衡性，”CEVA公司市場與投資關系部主管Richard Kingston說，“對應AXI的靈活Cadence VIP讓我們能夠使其適應我們的獨特應用，并全方位檢驗總線互聯(lián)。這可以將我們的驗證時間從6個月減少到3個星期。”

　　Cadence致力于在推出新規(guī)格之時甚至之前就有驗證IP可用，該公司與ARM合作，實現(xiàn)ACE規(guī)格的產(chǎn)品化，并支持所有ARM Cortex-A15處理器的初期客戶。這種早期合作意味著ACE的主流應用者可以面向ACE使用可靠的Cadence VIP，滿懷信心地進行操作。

　　“HiSilicon是一家ASIC與通信網(wǎng)絡和數(shù)字媒體解決方案領先企業(yè)。提供高級多核ARM SoC給我們的客戶需要領先的IC設計技術，”HiSilicon云計算部門主管Ting Lei說，“面向AXI4與ACE的Cadence VIP幫助我們快速而有效地推出無瑕疵的SoC設計。”

　　“作為一家領先的ASIC與SIP，硅知識產(chǎn)權供應商，F(xiàn)araday致力于幫助客戶及時實現(xiàn)其芯片設想。我們采用Cadence VIP解決方案是因其成熟性、完善的功能與服務支持。采用這些技術后，F(xiàn)araday可以為客戶提供全面的SoC與IP層驗證覆蓋，”Faraday研發(fā)聯(lián)合副總裁Ken Liao說。