一種基于FPGA的線陣CCD瞬態(tài)光譜信息采集系統(tǒng)設(shè)計(jì)

　　系統(tǒng)結(jié)構(gòu)

　　系統(tǒng)的結(jié)構(gòu)原理框圖，如圖1所示。系統(tǒng)主要包括CCD數(shù)據(jù)采集模塊電路、輸出信號(hào)前置放大電路、帶模擬前端的AD轉(zhuǎn)換電路、FPGA驅(qū)動(dòng)及控制電路和USB接口電路等五部分。　　

 

　　系統(tǒng)上電后，上位機(jī)程序通過(guò)USB設(shè)備向FPGA發(fā)送控制命令，USB設(shè)備在該命令控制下完成對(duì)FPGA數(shù)據(jù)采集參數(shù)的初始化設(shè)置。FPGA根據(jù)初始化后的采集參數(shù)，產(chǎn)生相對(duì)應(yīng)的TCD1304DG驅(qū)動(dòng)時(shí)序，使之在該驅(qū)動(dòng)時(shí)序的嚴(yán)格控制下工作。CCD采集模塊輸出的模擬信號(hào)經(jīng)過(guò)前置放大電路處理后，進(jìn)入專(zhuān)用視頻信號(hào)處理器AD80066完成模擬前端處理和A/D數(shù)據(jù)轉(zhuǎn)換，由FPGA片上高速FIFO實(shí)現(xiàn)數(shù)據(jù)緩存，然后通過(guò)USB接口將數(shù)據(jù)從FIFO中讀出，傳輸給上位機(jī)以進(jìn)行后期數(shù)據(jù)分析和處理。

　　系統(tǒng)的硬件構(gòu)成

　　FPGA驅(qū)動(dòng)及控制模塊

　　本系統(tǒng)采用Xilinx公司Spartan-3系列的XC3S1000芯片，它具有很高性?xún)r(jià)比和豐富的邏輯資源，能滿(mǎn)足采集系統(tǒng)的要求。FPGA作為該數(shù)據(jù)采集系統(tǒng)的控制核心，主要用來(lái)產(chǎn)生TCD1304DG的驅(qū)動(dòng)時(shí)序、控制AD80066完成數(shù)據(jù)采樣、合理配置內(nèi)部FIFO用于緩存數(shù)據(jù)、通過(guò)USB接口通信模塊將數(shù)據(jù)正確地傳輸?shù)缴衔粰C(jī)中。

　　CCD模塊電路

　　系統(tǒng)采用TCD1304DG作為感光元件，它是一款高靈敏度、低暗電流噪聲、寬動(dòng)態(tài)范圍的線陣CCD器件。內(nèi)部集成有驅(qū)動(dòng)電路、采樣保持電路，尤其是電子快門(mén)功能更便于探測(cè)爆轟之類(lèi)的瞬時(shí)事件。TCD1304DG傳感器工作時(shí)需要3路驅(qū)動(dòng)時(shí)鐘，包括轉(zhuǎn)移脈沖SH、光積分控制脈沖 ICG 和主時(shí)鐘脈沖M。通過(guò)對(duì)TCD1304DG的時(shí)序分析，在本設(shè)計(jì)中采用Verilog HDL語(yǔ)言進(jìn)行編程，以完成TCD1304DG的驅(qū)動(dòng)時(shí)序脈沖設(shè)計(jì)。

　　由于光積分時(shí)間的長(zhǎng)短與CCD器件輸出信號(hào)的強(qiáng)弱有關(guān)，選擇合適的光積分時(shí)間將關(guān)系到CCD輸出信號(hào)的質(zhì)量。因此，本設(shè)計(jì)中采用了在FPGA內(nèi)部控制線陣CCD光積分時(shí)間，實(shí)現(xiàn)曝光時(shí)間的自動(dòng)控制。啟動(dòng)CCD的電子快門(mén)功能調(diào)節(jié)時(shí)，最小的曝光時(shí)間將達(dá)到10ms。