時分復(fù)分技術(shù)的FPGA實現(xiàn)

　　摘要：用FPGA芯片來實現(xiàn)時分復(fù)分接技術(shù)，設(shè)計復(fù)用電路和分接電路。發(fā)送端完成復(fù)用電路。在發(fā)送端將一路1024K數(shù)據(jù)、一路512K數(shù)據(jù)、7路64K數(shù)據(jù)通過時分復(fù)用，合成一路2048K數(shù)據(jù)，傳輸出去。接收端完成分接電路。在接收端，利用同步技術(shù)，從2048K數(shù)據(jù)中，分解出發(fā)送端的原始數(shù)據(jù)：一路1024K數(shù)據(jù)、一路512K數(shù)據(jù)、7路64K數(shù)據(jù)。經(jīng)過波形對比驗證，分接出來的數(shù)據(jù)與原始數(shù)據(jù)一致。

　　時分復(fù)分原理

　　復(fù)用技術(shù)已成為現(xiàn)代通信中一種重要的工具，在通信領(lǐng)域中廣泛應(yīng)用。時分復(fù)用技術(shù)，實現(xiàn)多路數(shù)字信號沿著同一信道傳輸，有效提高信道利用率，縮短傳輸線路成本。本文是用數(shù)字電路來實現(xiàn)時分復(fù)用功能，利用FPGA芯片來完成時分復(fù)用的數(shù)字設(shè)計。

　　PCM(Pulse Code Modulation)，即脈沖編碼調(diào)制。PCM30/32路群稱為“基群”，數(shù)碼率是2.048Mb/s，是組成高次群的基本單元。4個基群組成一個二次群，數(shù)碼率是8.448Mb/s;4個二次群組成一個三次群，數(shù)碼率是34.368Mb/s;4個三次群組成一個四次群，數(shù)碼率是139.264Mb/s等等。

　　因為在一路復(fù)合數(shù)據(jù)里包含采樣的許多路信息，為了在收端能夠?qū)⑺鼈円灰环纸?，需要一定的?shù)據(jù)結(jié)構(gòu)。在數(shù)據(jù)通信領(lǐng)域里稱這樣的結(jié)構(gòu)為幀結(jié)構(gòu)。一幀是由256bit組成，分成32個時隙，時間共125μs。一幀的幀結(jié)構(gòu)必然有一個開始標(biāo)志，叫標(biāo)志位，又叫幀首，占一個時隙8bit。被采樣的數(shù)據(jù)依次分別排列在幀標(biāo)志位時隙的后面，直到第256bit，接著傳送另外一幀數(shù)據(jù)，依次這樣循環(huán)。由于數(shù)據(jù)是變化的，可以在32個時隙中按照一定順序排列原來的被采樣的各路數(shù)據(jù)。

　　在接收端將高速合成的數(shù)據(jù)按照原來傳輸?shù)捻樞驅(qū)⒏髀窋?shù)據(jù)一一分解出來，依次解碼、分路、再重建原始信號，接收端接收時必須知道每個數(shù)據(jù)碼出現(xiàn)的時刻，從而對數(shù)據(jù)碼進行判別。需要接收的時鐘與數(shù)據(jù)同步，也就是接收端必須產(chǎn)生一個用于進行抽樣判別的定時脈沖序列，其周期等于信碼周期，相位應(yīng)恒定。接收端產(chǎn)生這樣的定時脈沖序列的過程稱為碼元同步或位同步。

　　PCM系統(tǒng)中的定時與同步

　　在以時分復(fù)用方式進行的數(shù)字中繼傳輸中，各路信號分別在不同時刻被抽樣、編碼、然后傳送到接收端，依次解碼、分路、再重建原始信號。其中保證工作正常的關(guān)鍵在于準(zhǔn)確地把各路信號安置在規(guī)定時隙中，因此，編碼器和解碼器的工作依賴于時鐘控制，它要求信號的處理與傳輸都在規(guī)定的時隙內(nèi)進行。

　　本系統(tǒng)中發(fā)號施令的指揮部就是定時系統(tǒng)。定時系統(tǒng)在時鐘信號的作用下，產(chǎn)生系統(tǒng)正常工作所需的各種定時脈沖，供取樣和分路用的時鐘;供編碼、譯碼用的位脈沖;供傳信令信號用的復(fù)幀脈沖等。在PCM通信系統(tǒng)中，發(fā)方的時鐘是主動的，而收方的時鐘是被動的，它總是跟著發(fā)方時鐘變化而變化。在實現(xiàn)方法上，收方可以自行產(chǎn)生時鐘，但是這個時鐘必須受到發(fā)方時鐘的控制;也可以收方自己不設(shè)震蕩器，從收到的數(shù)字信號中提取與發(fā)方頻率一致的時鐘。有了與發(fā)方一致的時鐘后，收方就可以利用與發(fā)方相同的脈沖發(fā)生器產(chǎn)生各種所需的定時信號。

　　系統(tǒng)組成

　　本設(shè)計分成兩個部分：復(fù)接單元，分接單元。圖3中mux是復(fù)接，demux是分接?！　?/p>