便攜式發(fā)動機測試設備的研究

　　FPGA設計與配置

　　現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)器件選用基于SRAM的內部結構的FPGA芯片XC2S100E^[3]。設計過程中將XC2S100E工作于主動串行模式。FPGA的程序存放在外部PROM XC18V01中，這些程序可以通過加電自動加載到FPGA中或通過命令加載。在主動串行模式下，系統(tǒng)加電時產(chǎn)生一個驅動XC18V01的時鐘信號，通過這個時鐘脈沖，XC18V01中的數(shù)據(jù)通過XC2S100E送到FPGA。FPGA與配置芯片的連接關系如圖4所示?！　?/p>

 

　　轉速測量模塊的設計

　　采用嵌入式單片機和FPGA相結合對轉速測量模塊進行設計，通過對轉速信號的采集、運算和分析實現(xiàn)對發(fā)動機運行狀態(tài)的在線監(jiān)測。某型發(fā)動機四路轉速信號經(jīng)機載傳感器轉化為四路頻率信號，該頻率信號經(jīng)74LV04反向驅動后，送入FPGA的I/O口采集計數(shù)，然后嵌入式單片機通過數(shù)據(jù)總線讀取FPGA的計數(shù)值，并通過軟件計算出最終的轉速值，電路如圖5所示，F(xiàn)PGA實現(xiàn)時間門限的開通、關閉及計數(shù)，然后將計數(shù)值送入嵌入式軟件平臺，實時計算出發(fā)動機的轉速值。20MHz晶振時鐘電路，為FPGA提供外部標準時鐘信號。LED1~4為狀態(tài)指示燈。根據(jù)指標要求，頻率的分辨率等于1Hz，因此程序中把對頻率的計數(shù)門限時間設為1秒，門限時間的設置以外部的參考晶振為基準，通過計數(shù)器實現(xiàn)?！　?/p>

 

　　溫度與壓力測量模塊的設計

　　溫度傳感器將溫度信號轉化為相應的電信號，經(jīng)專用適配器將其轉化為0到+5V的模擬量。16路模擬信號，經(jīng)多路開關后，送入調整電路，再經(jīng)AD轉換器，轉換為數(shù)字量，最后利用FPGA采集處理后通過數(shù)據(jù)總線來讀取FPGA運算值，并通過軟件做較簡單的計算得出最終的測量結果，測量的結果可以保存在SD卡存儲器中。

　　測量電路組成如圖6所示。由通道選擇電路，信號調整電路和AD轉換電路三部分組成。AD轉換后將采集到的數(shù)據(jù)量輸入到FPGA里。(1)通道選擇電路：采用1片16路多路開關MAX396完成對多路模擬信號的輸入選擇，其地址位A0A1A2A3決定輸入信號對應的輸出通道號，EN使能端控制是否處于工作狀態(tài)。A0A1A2A3和EN均可通過FPGA編程來實現(xiàn);(2)信號調整電路：采用美國ADI公司的運算放大器AD8605為核心進行設計;(3)AD轉換電路：選用4通道、12位的模數(shù)轉換器件MAX1282，采樣頻率為400kHz?！　?/p>

 

　　為提高系統(tǒng)的穩(wěn)定性和精度，設計中采用數(shù)字濾波方法，將輸入信號經(jīng)過低通濾波器處理，可有效地消除輸入信號中的高頻噪聲信號^[6]。

　　測試系統(tǒng)軟件設計

　　測試系統(tǒng)軟件設計包括Windows CE的移植、驅動程序開發(fā)和應用程序設計^[7]。

　　Windows CE系統(tǒng)移植

　　Windows CE操作系統(tǒng)從體系結構上具有分層結構和微內核結構的特點，可以被裁減和重新配置，具有很強的擴展性。開發(fā)人員使用該系統(tǒng)提供的集成開發(fā)環(huán)境(Platform Builder簡稱PB)可根據(jù)它的提示完成操作系統(tǒng)鏡像的定制、編譯與調試工作，并可在此環(huán)境中進行應用軟件和驅動程序的開發(fā)。