<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關(guān) 閉

          新聞中心

          EEPW首頁 > 安全與國防 > 市場分析 > 高清視頻監(jiān)控FPGA應(yīng)用迎來小高峰

          高清視頻監(jiān)控FPGA應(yīng)用迎來小高峰

          —— FPGA視頻監(jiān)控應(yīng)用迅速打開
          作者: 時(shí)間:2013-06-20 來源:中國電子報(bào) 收藏

            我們知道,通信領(lǐng)域歷來是應(yīng)用的傳統(tǒng)主流市場,也是業(yè)界領(lǐng)先廠商傾力爭奪的大市場。但是從2009年開始,隨著百萬像素高清標(biāo)準(zhǔn)(720p及1080p)在領(lǐng)域從小眾走向主流,應(yīng)用迎來了又一個(gè)廣闊的市場空間。

          本文引用地址:http://www.ex-cimer.com/article/146595.htm

            FPGA應(yīng)用迅速打開

            以全國“平安城市”項(xiàng)目為代表的大量高清需求的高速增長,以及當(dāng)時(shí)高清攝像機(jī)所必須的ISP芯片ASIC/ASSP還不成熟,給FPGA留出了施展其可編程優(yōu)勢的空間和舞臺。

            在2009年之前,視頻監(jiān)控還處于標(biāo)清(D1分辨率,40萬像素)時(shí)代,攝像機(jī)使用的圖像信號處理(ImageSignalProcessing,簡稱ISP)芯片,基本被索尼公司推出的一代又一代ASIC芯片組所壟斷。高清監(jiān)控需求的崛起,改變了這種局面,也給FPGA打造了寬闊的施展平臺。所以說,F(xiàn)PGA在視頻監(jiān)控領(lǐng)域的應(yīng)用,是隨著高清視頻監(jiān)控系統(tǒng)的興起而打開的。具有代表性的是,由于2010年上海世博會的召開,上海浦東世博會高清監(jiān)控項(xiàng)目,需安裝的高清CCDIP攝像機(jī)達(dá)到1萬多臺。在每臺攝像機(jī)中,都需使用FPGA芯片。

            FPGA在視頻監(jiān)控領(lǐng)域的應(yīng)用空間就此被迅速打開,其主要原因是以全國“平安城市”項(xiàng)目為代表的大量高清視頻監(jiān)控需求的高速增長,以及當(dāng)時(shí)高清攝像機(jī)所必須的ISP芯片ASIC/ASSP還不成熟,給FPGA留出了施展其可編程優(yōu)勢的空間和舞臺。這是FPGA蠶食ASIC市場的一個(gè)典型事例。

            總體來說,F(xiàn)PGA在視頻監(jiān)控系統(tǒng)中的主流應(yīng)用包括:

            一是用于高清攝像機(jī)的大運(yùn)算量圖像處理。這包括與常用攝像機(jī)SoCASIC所集成的圖像處理硬核相比,在功能和性能方面進(jìn)行了差異化增強(qiáng)(例如去霧、防抖、圖像非一致性校正等)的ISP設(shè)計(jì)、視頻智能分析算法等。

            二是CCD時(shí)序驅(qū)動(dòng)信號生成。使用不同廠家的CCD圖像傳感器,需要設(shè)計(jì)不同的CCD驅(qū)動(dòng)時(shí)序信號。

            三是用于視頻監(jiān)控中心的高清數(shù)字視頻矩陣切換和光纖視頻通道接入。

            靈活性與高密度運(yùn)算是強(qiáng)項(xiàng)

            FPGA可大規(guī)模并行的高密度運(yùn)算、邏輯可編程的靈活性、超高帶寬數(shù)據(jù)互連和可為內(nèi)部提供高達(dá)4GBps以上的數(shù)據(jù)傳輸帶寬使其具備無可替代的優(yōu)勢。

            隨著高清IP攝像機(jī)的不斷成熟和快速普及,大量功能全面、性能優(yōu)秀,同時(shí)嵌入了ISP、H.264視頻編碼、高性能ARM處理器和以太網(wǎng)接口的攝像機(jī)單芯片SoCASIC方案,在監(jiān)控市場上大量涌現(xiàn)。這些SoC供應(yīng)商包括TI、海思、NXP等等。這些單芯片SoCASIC憑借低成本、低功耗的明顯優(yōu)勢,使FPGA在ISP領(lǐng)域的應(yīng)用范圍大幅縮小。這種情況一直持續(xù)到2012年下半年,在高清CMOSIP攝像機(jī)產(chǎn)品中尤為明顯。

            與這種趨勢相抗衡的是,第一,對于高清CCD攝像機(jī),F(xiàn)PGA的地位仍然不可動(dòng)搖。由于驅(qū)動(dòng)CCD圖像傳感器的時(shí)序信號具有自定義和靈活性的要求,F(xiàn)PGA不可缺少。

            第二,視頻監(jiān)控領(lǐng)域的智能化趨勢將大力推進(jìn)FPGA在此領(lǐng)域的深入應(yīng)用。高清視頻監(jiān)控應(yīng)用,其數(shù)字化和網(wǎng)絡(luò)化已逐漸成熟,現(xiàn)在正在向智能化快速邁進(jìn)。高清IP攝像機(jī)的智能化,提出了包括各種人、物體和文字的檢測、識別和提取,目標(biāo)行為分析和統(tǒng)計(jì)等等需求,都需要巨大的運(yùn)算量。由于安防系統(tǒng)對關(guān)鍵事件的快速發(fā)現(xiàn)和響應(yīng)的高要求,這些運(yùn)算都必須在短時(shí)間內(nèi)完成。單位時(shí)間內(nèi)的高密度運(yùn)算,正是FPGA的強(qiáng)項(xiàng)所在。

            在視頻監(jiān)控領(lǐng)域,F(xiàn)PGA用來戰(zhàn)勝ASIC或者SoC所依靠的優(yōu)勢主要有:

            第一,可大規(guī)模并行的高密度運(yùn)算;

            第二,邏輯可編程的靈活性;

            第三,大量3.125Gbps或以上高速SERDES的超高帶寬數(shù)據(jù)互連;

            第四,嵌入了ARMA9處理器的FPGA,可以為其內(nèi)部CPU和FPGA邏輯之間提供高達(dá)4GBps或以上的數(shù)據(jù)傳輸帶寬。

            在視頻監(jiān)控這個(gè)FPGA的新興市場,F(xiàn)PGA和ASIC/ASSP兩種方案,依然是共存的,且競爭依舊激烈。從本質(zhì)上看,兩種方案都是憑借自己有別于對方的技術(shù)特色,取得競爭優(yōu)勢。

            與ASIC相比,F(xiàn)PGA的功耗偏大、成本偏高的短板也是明顯的。只是,隨著半導(dǎo)體工藝的不斷推陳出新,這些短板也在持續(xù)改進(jìn)之中,我們需要以發(fā)展、變化的眼光去看待。

            從宏觀上看,隨著半導(dǎo)體工藝的不斷進(jìn)步,與ASIC方案相比,F(xiàn)PGA的發(fā)展優(yōu)勢將越來越明顯,成長空間也廣闊。因?yàn)镕PGA保持著兩個(gè)根本優(yōu)勢:

            第一,F(xiàn)PGA總是可以基于最新的半導(dǎo)體工藝進(jìn)步,實(shí)現(xiàn)跨入下一代的升級。這是許多ASIC方案無法實(shí)現(xiàn)的。因?yàn)椴粩嗍褂米钚掳雽?dǎo)體工藝開發(fā)芯片,意味著開發(fā)階段的投片成本以幾何級數(shù)增加,這要求每一個(gè)以新工藝開發(fā)的ASIC項(xiàng)目,其市場銷量也需要比上一代成倍增加,如此一來,能夠持續(xù)與FPGA競爭、持續(xù)使用新工藝開發(fā)的ASIC項(xiàng)目只會越來越少。觀察FPGA我們看到,由于FPGA是通用的可編程芯片,每次開發(fā)出新一代的FPGA,其投片費(fèi)用其實(shí)是由全世界的FPGA用戶分擔(dān)的,所以在持續(xù)使用半導(dǎo)體新工藝方面沒有障礙。

            第二,由于FPGA的升級換代可以與半導(dǎo)體新工藝的發(fā)展同步,這給予了FPGA在性能、功耗等方面持續(xù)提升的空間,也給FPGA在性價(jià)比方面超越ASIC提供了可能。誠然,在不斷演進(jìn)的過程中,F(xiàn)PGA的成本下降趨勢可能會逐步放緩或進(jìn)入平臺區(qū)。

            基于FPGA的以上優(yōu)勢,我們有理由對FPGA的未來發(fā)展空間充滿信心。

            未來需更低功耗與成本

            未來視頻監(jiān)控系統(tǒng)必將變得越來越復(fù)雜,對FPGA提出的要求基本方向沒有改變,即更強(qiáng)的運(yùn)算性能和IO帶寬、更低的功耗、更低的成本。

            當(dāng)前的視頻監(jiān)控應(yīng)用,對FPGA器件性能提出了更高的要求,包括:

            一是更高的系統(tǒng)時(shí)鐘頻率。對于處理1080p分辨率、幀率為50fps/60fps的視頻,F(xiàn)PGA硬件流水線的系統(tǒng)時(shí)鐘至少需運(yùn)行在148.5MHz或以上。還需要FPGA提供160MHz或以上的系統(tǒng)最高主頻。

            二是FPGA需經(jīng)常承擔(dān)單位時(shí)間內(nèi)基于視頻幀的高密度數(shù)據(jù)運(yùn)算。不同的算法所需要讀取的參考幀數(shù)量不同。這些高清視頻幀數(shù)據(jù)的快速訪問,需要FPGA提供足夠大的DDRSDRAM讀寫有效帶寬。每增加1幀1080p/50的YUV422數(shù)據(jù)讀取,需DDRSDRAM控制器增加210MBps的有效帶寬。還需要FPGA提供支持64-bit外部總線位寬,訪問速率達(dá)到1066Mbps或以上的DDR3SDRAM控制器硬核。

            三是視頻處理算法FPGA邏輯經(jīng)常出現(xiàn)子模塊的數(shù)據(jù)互連關(guān)系較為復(fù)雜,消耗的布線資源較多,而且產(chǎn)品成本的壓力要求芯片內(nèi)邏輯利用率很高,這些都要求FPGA在資源占用很滿的情況下,具有較高的布通率。

            未來視頻監(jiān)控系統(tǒng)必將變得越來越復(fù)雜,對FPGA提出的要求基本方向沒有改變,即更強(qiáng)的運(yùn)算性能和IO帶寬、更低的功耗、更低的成本。

            視頻監(jiān)控產(chǎn)品的價(jià)格定位,是在專用工業(yè)設(shè)備和消費(fèi)電子產(chǎn)品之間,并且逐步向消費(fèi)電子產(chǎn)品的價(jià)格區(qū)間靠近。所以,產(chǎn)品的成本壓力是很大的。

            對于攝像機(jī)產(chǎn)品,往往外觀尺寸都較為小巧。此外,由于攝像機(jī)產(chǎn)品經(jīng)常被安裝在公路邊、廠區(qū)、野外等露天場所,溫度環(huán)境較為嚴(yán)酷。所以,為了達(dá)到較高的使用壽命和可靠性,對于產(chǎn)品內(nèi)部IC的功耗也有嚴(yán)格要求,需盡量選用低功耗的芯片。

            基于此,F(xiàn)PGA廠商在提高FPGA邏輯布通率方面就需要有大幅改進(jìn)?,F(xiàn)在,業(yè)界主流FPGA廠商Xilinx和Altera公司相繼推出了基于C語言開發(fā)FPGA硬件邏輯的開發(fā)工具HLS(HighLevelSynthesis)和Open-CL,這將使開發(fā)FPGA算法邏輯的開發(fā)時(shí)間大幅縮短,仿真和調(diào)試效率大幅提高,最終也將大幅提高生產(chǎn)力。但是,軟件或硬件工程師要充分掌握這些基于高級語言的硬件邏輯開發(fā)工具并非易事,他們需要對這些編譯器硬件邏輯綜合策略、FPGA硬件架構(gòu)、FPGA設(shè)計(jì)理念等有充分的理解。??低暪咀鳛橐患乙曨l監(jiān)控領(lǐng)域的先進(jìn)廠商,在把中低端產(chǎn)品做好做精的同時(shí),將高端產(chǎn)品相對競爭對手實(shí)現(xiàn)差異化,在功能或性能上領(lǐng)先業(yè)界。

            基于對FPGA相對優(yōu)勢的分析,F(xiàn)PGA更適合用于以下產(chǎn)品:智能交通攝像機(jī)、視音頻光端機(jī)、視頻綜合平臺等細(xì)分市場。



          關(guān)鍵詞: 視頻監(jiān)控 FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();