基于Nios II 軟核處理器的SD卡接口設計（一）

摘要：隨著FPGA的低成本化和整合資源的不斷增強，F(xiàn)PGA在整個嵌入式市場中的份額在不斷增加。基于FPGA的NiosII軟核以其高度的設計靈活性和完全可定制性在現(xiàn)今電子產品設計及工業(yè)控制中扮演著重要的角色。此外，以SD卡為代表的大容量存儲卡成為消費電子類產品最重要的存儲媒體。基于Nios II軟核處理器來讀寫SD 卡的接口設計在諸多電子系統(tǒng)中的使用也愈來愈多。本文給出了基于Nios II軟核處理器的SD卡接口設計方案，并介紹了Nios II的驅動架構，給出SD存儲卡在Nios II軟核上的驅動程序設計。

0 引言

Altera公司開發(fā)的Nios II是基于可編程片上系統(tǒng)SOPC(System on a Programmable Chip)技術的32 位嵌入式處理器軟核。Altera 公司開發(fā)的Nios II軟核，可以直接放在FPGA中，它體現(xiàn)了把實現(xiàn)產品的全部單元電路集成到一個芯片之內的片上系統(tǒng)SOPC的思想。作為一種具有競爭力的技術，在國外已經有大量的產品使用了這種技術，在國內使用Nios II處理器進行嵌入式系統(tǒng)設計的開發(fā)者也越來越多，但是離大規(guī)模應用還有距離，應該得到更加廣泛的關注。本文在實際的項目中需要使用Nios II來開發(fā)存儲系統(tǒng)，對于利用Nios II來進行嵌入式系統(tǒng)開發(fā)，還有許多工作需要去深入研究本文在進行存儲系統(tǒng)項目開發(fā)的過程中，完成了基于FPGA的系統(tǒng)硬件軟件設計。為了到達系統(tǒng)的設計目標，就需要對Nios II的SOPC技術進行深入的研究。還需要進行uClinux操作系統(tǒng)的移植，基于操作系統(tǒng)的SD卡數(shù)據(jù)讀寫，必然就要涉及到怎樣編寫驅動程序。本文先簡單介紹操作SD卡的基本的硬件電路，接著給出了SD卡讀寫操作和驅動程序設計的基本過程。最后給出了全文的結論，本文給出的方法具有一定的普遍性，和實用性。

1系統(tǒng)硬件結構設計

1.1 SD卡

SD卡(Secure Digitgal Memory Card)即“安全數(shù)碼存儲卡”是由日本松下公司、東芝公司、美國SANDISK 等公司在MMC卡的基礎上共同開發(fā)研究而推出的，是一種容量大、高性能、安全性好、訪問接口簡單的存儲卡，得到了廣泛的使用。使用的范圍包括：MP3、數(shù)碼攝像機和照相機產品、智能手機等消費類電子設備。當前很多微處理器在內部都集成了與SD卡通信的接口電路。

1.2 SD卡的特征

SD 卡的外形和接口觸點如圖1 所示。外形尺寸分為兩種，分別為：24 mm * 32 mm * 2.1 mm 或24 mm * 32mm *1.4mm.

圖1 SD 卡的形狀和接口

微處理器和SD卡之間的接口電路，要符合一定的約定，這個在SD卡的讀寫操作中，被稱為通信協(xié)議。為了適應不同的通信協(xié)議，可以設置SD 卡使其工作在不同的通信模式之下。SD卡的通信模式分為兩種，一種是所謂的SD模式，另一種是SPI模式?，F(xiàn)在SPI通信模式得到越來越多的使用。在處理器和SD卡的通信過程中，和SD卡通信的處理器(稱為主機)，選擇一種通信方式，但在通信的整個過程中不能改變通信模式。SD卡分析復位命令，以確定下面的通信采用什么模式，在接下來的時間內，通信雙方要使用相同的通信模式。

當工作在SD模式下時，主機使用SD總線訪問SD卡，使用多點總線拓樸結構。這種結構包括一個主機和多個從機(這里是指SD卡)。所有的SD卡共用一個時鐘信號CLK、電源和地，命令線和數(shù)據(jù)線則是屬于每一SD卡所專用的。前面說到現(xiàn)在的微處理器都集成有硬件SPI接口，用于板內的芯片之間的操作非常方便。當設定工作在SPI模式下時，主機使用自身所帶的SPI總線來訪問SD卡。微處理器在第一個發(fā)給SD卡的復位命令中配置通信模式為SPI方式，當然在操作SD卡的通信期間，通信模式是不能更改為SD模式的。

1.3 SD卡內部構造

圖2是SD卡的內部結構圖，主機通過SD卡的接口控制器來控制SD內部的存儲單元中的數(shù)據(jù)。這樣設計的目的一方面是把SD卡內部的存儲器和外部的操作隔離開來，利于保護內部的數(shù)據(jù)。另一方面也有利于內部存儲器采用更新的工藝，而不影響外部的訪問接口。

在使用微處理器來讀寫SD卡內的數(shù)據(jù)時，要嚴格遵循通信協(xié)議。首先SD卡的數(shù)據(jù)傳輸?shù)幕締挝皇亲止?jié)。但是在SD卡的內部是以塊為單位來組織數(shù)據(jù)的。對SD的數(shù)據(jù)讀取操作本質上是以塊為單位的。一個塊的長度一般是2的冪，比如256字節(jié)或者512字節(jié)。在具體的一次數(shù)據(jù)傳輸中塊的長度(以字節(jié)為單位)可以在傳輸數(shù)據(jù)之前的命令控制字中設置。至于SD卡所允許的塊的最大長度可以讀取SD卡的寄存器CSD來確定。在SD卡內部有控制寄存器和狀態(tài)寄存器，其中的4個寄存器中存放著配置信息，比如RCA寄存器中存放本次通信過程中由主機分配的地址。

1.4訪問SD卡的硬件電路

SD卡采用SPI總線方式與處理器連接，其電路原理如圖2所示。

圖2 SD 卡接口電路圖

1.5 NiosII的構建過程

首先要考慮到的是使用什么樣的Nios II,Nios II分為幾個等級，有標準內核和高速內核。由于本系統(tǒng)對速度的要求并不高，設計時采用了標準的Nios II內核。在速度和所占用的資源方面具有比較好的折中。采用Altera公司的SOPC Builder工具來進行構建，生成一個Nios II的標準內核。

接著要對選中的Nios標準內核進行配置，這里要考慮的問題是如何如何分配片內存儲器和片外存儲器的使用。片內存儲器的資源是很寶貴的，所以要先確定系統(tǒng)運行所需要的片內ROM或RAM,在滿足性能的條件下，盡可能使用較少的片內存儲器。

對于一個實際的系統(tǒng)，光有片內存儲器一般是不夠的，尤其是考慮到要進行嵌入式操作系統(tǒng)的移植，所以還要增加片外存儲器。Niso II通過Avalon總線和片外存儲器以及外部設備連接。外部存儲器件的類型包括SRAM、SDRAM、DDR2、Flash等，外部設備包括UART串行口等。本設計采用SDRAM.

接著是添加PIO端口，定義輸入輸出端口，主要的目的是用于Nios II讀取數(shù)字量。Nios II所采用的時鐘和FPGA 的時鐘密切相關，一般是通過鎖相環(huán)PLL 把外部輸入的時鐘進行倍頻之后再送給Nios II來作為主頻使用，同時外部設備也使用時鐘信號。外部時鐘信號為25MHz,而經過倍頻后為50MHz.