解決DSP設(shè)計(jì)面臨的終極挑戰(zhàn)

•降低電壓切換擺幅的大?。和ㄟ^長總線和時(shí)鐘線降低電壓切換擺幅，可以進(jìn)一步降低能耗。這涉及使用具有較小的電壓擺幅的平衡傳輸線技術(shù)，諸如在高性能內(nèi)存設(shè)計(jì)中使用的技術(shù)(如差動(dòng)放大器)。此類傳輸線以較小的電壓切換運(yùn)行，可以極大地降低能耗。盡管這種技術(shù)通常需要在芯片中使用中間電壓軌/平面，這些傳輸線的狀態(tài)更改速度可以達(dá)到傳統(tǒng) CMOS 軌到軌線路速度的 10 倍;在能耗相同的情況下，可以極大地提高能效指標(biāo)。

•規(guī)劃電壓運(yùn)算范圍：設(shè)計(jì)人員在確定其系統(tǒng)規(guī)格時(shí)，應(yīng)該有所節(jié)制。并非系統(tǒng)中的每個(gè)元素都需要有很高的性能，對(duì)于哪些不屬于對(duì)整個(gè)系統(tǒng)至關(guān)重要的 10% 的功能的元素更是如此。事實(shí)上，以盡可能精益的方式運(yùn)行其它 90% 的功能是可以接受的。因此，設(shè)計(jì)人員應(yīng)采用不同的電壓軌區(qū)別對(duì)待電路的各個(gè)部分。例如，可以為 10% 的芯片線路提供 1.2V 的電壓使其以 3GHz 的速度運(yùn)行，為另外 40% 的線路提供 1.0V 的電壓使其以 1GHz 的速度運(yùn)行，而對(duì)剩余的 50% 線路提供 0.8V 的電壓使其以 400MHz 的速度運(yùn)行。在總體上，可以實(shí)現(xiàn)特定應(yīng)用可以達(dá)到的最佳整體能效指標(biāo)。

控制能效問題

隨著應(yīng)用程序越來越多樣化，工具變得越來越復(fù)雜，電信接入和基礎(chǔ)設(shè)施設(shè)備的設(shè)計(jì)人員在如何以恰當(dāng)?shù)拇鷥r(jià)構(gòu)建高性能產(chǎn)品并實(shí)現(xiàn)合理的使用壽命的問題上費(fèi)盡心思。但是，芯片設(shè)計(jì)方法的不斷細(xì)化和專業(yè)化使得許多產(chǎn)品無法接觸到這些技術(shù)。對(duì)于那些由專門的工程設(shè)計(jì)人員組成的大型團(tuán)隊(duì)使用一流的后端設(shè)計(jì)工具設(shè)計(jì)的芯片，其面臨的困難尤其突出。值得慶幸的是，有多種技術(shù)可以管理芯片的能效指標(biāo)，獲得高達(dá) 3:1 MIPS/功率比。這些技術(shù)中既有非常簡單的技術(shù)，也有極其復(fù)雜的技術(shù)，可以提供范圍廣泛的改進(jìn)可能性。

令人意外的是，如果使用了為特定目的設(shè)計(jì)的工具，基于設(shè)計(jì)人員的最佳判斷和智慧的效率最高的技術(shù)(如優(yōu)化布線和路由)可能是相對(duì)簡單的技術(shù)。

出人意料的是，最有效的技術(shù)，諸如優(yōu)化布局布線，當(dāng)使用為該特定目的而設(shè)計(jì)的工具并基于設(shè)計(jì)者的最佳判斷和智慧時(shí)會(huì)變得相對(duì)比較簡單。