非規(guī)則LDPC碼譯碼改進算法及其DSP實現(xiàn)

3 算法性能仿真測試

為驗證本文算法的有效性，結(jié)合非規(guī)則LDPC碼對算法的性能進行了計算機仿真，并利用TI公司的定點DSP對其性能進行了測試。

仿真采用的非規(guī)則LDPC碼的碼長為4.096kb，碼率為1/2，變量節(jié)點和校驗節(jié)點的度分布分別為λ(x)=0.27x+0.25x2+0.01x3+0.47x9和ρ(x)=0.47_x6+0.53x7。

據(jù)ρ(x)可知，非規(guī)則LDPC碼校驗節(jié)點的階數(shù)為7和8，通過計算機仿真得到的最優(yōu)偏移因子分別為β7=0.45，β8=O.60。

圖2給出了不同迭代次數(shù)下S-SP譯碼算法和SP算法的性能比較。可以看出，在AWGN信道下，S-SP算法仍可以有效地降低迭代譯碼次數(shù)，或者說在相同的有限迭代譯碼次數(shù)下，尤其是迭代次數(shù)為10次和20次時，性能有明顯改善;但是，S-SP算法的缺點是有較高的誤碼平臺。

圖3給出了不同迭代次數(shù)下，S-MMS算法和SP算法的性能比較?？梢钥闯觯琒-MMS算法誤碼平臺降低，譯碼門限略高于SP算法，在迭代次數(shù)較小時，性能仍有明顯改善。當?shù)螖?shù)為20，Eb/No較小時，S-MMS算法與SP算法相比性能略有惡化，但Eb/No較大時，性能有明顯改善，且誤碼平臺降低，例如誤比特率Pe為10-5時，信噪比改善約0.1 dB。在誤碼率10-6時，信噪比改善約0.25 dB。當?shù)螖?shù)為50，Eb/No較小時，譯碼門限惡化約0.15 dB，Eb/No較大時，性能仍有所改善，誤碼平臺降低。

綜合比較圖2和圖3，S-MMS算法和S-SP算法相比，Eb/No較小時，譯碼門限惡化約為0.1～0.2 dB，Eb/No較大時，例如在誤比特率Pe為10-6時，性能仍有所改善?？紤]到一般通信系統(tǒng)要求譯碼后的誤碼率低于10-5，S-MMS算法在Eb/No較小時的性能惡化對其應(yīng)用影響不大，適合實際應(yīng)用。

圖4給出了不同迭代次數(shù)下，利用TI公司的DSP芯片TMS320C6416T實現(xiàn)的采用量化SMMS算法的譯碼器的仿真測試性能和未量化S-MMS算法的比較。可以看出，定點DSP芯片上實現(xiàn)的S-MMS算法和未量化的算法性能幾乎完全一致，進一步說明了本算法利用DSP芯片實現(xiàn)的有效性。DSP芯片實現(xiàn)的譯碼器的具體性能見表1。

文中用DSP實現(xiàn)的LDPC碼譯碼器采用的碼長為10.228 kb，碼率為1/2，在誤碼率10-5時，信噪比為1.65 dB。本文設(shè)計的譯碼器采用的LDPC碼的碼長為4.096 kb，碼率也為1/2，若采用50次迭代，在誤碼率10-5時，信噪比為1.55 dB;因此，本文實現(xiàn)的譯碼器的糾錯性能優(yōu)于文中設(shè)計的譯碼器。另一方面，本文譯碼器設(shè)計使用C語言實現(xiàn)，指令級的優(yōu)化可進一步提高工作速率。

4 結(jié) 論

本文提出了一種適合數(shù)字信號處理器(DSP)實現(xiàn)的低復(fù)雜度、低誤碼平臺的譯碼算法。該算法校驗節(jié)點運算采用MMS算法，節(jié)點間的外信息更新采用串行方式，既保持了S-SP算法有限迭代次數(shù)下譯碼門限低的優(yōu)點，又利用MMS算法的優(yōu)點降低了誤碼平臺和實現(xiàn)復(fù)雜度，克服了S-SP算法的復(fù)雜度高、誤碼平臺高的明顯缺點，獲得了較好的性能折衷，很好地適應(yīng)了DSP芯片指令串行執(zhí)行的特點。