XtremeDSP解決方案將數(shù)字信號處理功能提升到極至

而且，擁有多達53,712邏輯單元、2,268 Kb BlockRAM、373 Kb分布式RAM、519個I/O引腳以及DeviceDNA安全技術(shù)和新的休眠/待機電源管理功能，Spartan-3A DSP器件提供了足夠的信號處理容量，可以將價格/性能/功耗比降到更低水平。此外，基于FPGA的DSP解決方案所提供的設(shè)計靈活性以及快速上市時間進一步降低了風險，因此Spartan-DSP系列的價值變得越來越明顯(參見表1)。

表1：Spartan-DSP平臺填補了XtremeDSP產(chǎn)品線中的1-30 GMACS性能范圍。

注意：1)在低速度級器件中。2)在高速度級器件中

將DSP性能提升到極限

過去二十年里算法復雜性的快速提升是推動FPGA在DSP應用中使用的最重要市場動力。 固定架構(gòu)的處理器如DSP和通用處理器(GPP)面臨的問題是，固有的架構(gòu)無效性使它們的性能限制在摩爾定律規(guī)定的理論限定值以下 .

此外，由于通信系統(tǒng)將數(shù)據(jù)傳輸效率不斷推向香家定理(Shannon’s Law ) (參見圖2)所限制的上限，里德-所羅門(Reed-Solomon)編碼以及最近的Turbo碼等高級技術(shù)也越來越靠近其理論極限，當然代價就是更高的計算復雜性。這就導致了算法性能要求和處理器性能之間的差距越來越大。因此，設(shè)計人員必須尋找新的設(shè)計解決方案(不局限于傳統(tǒng)DSP范圍)，在固定結(jié)構(gòu)處理器之外選擇FPGA。

圖 2.賽靈思FPGA填補算法復雜性和固定架構(gòu)處理器無效性造成的性能差距

由于FPGA并行處理機制可提供極高性能的信號處理能力，因此非常適于來填補這一性能差距。FPGA靈活的架構(gòu)使得可以方便地在相似系列器件之間進行設(shè)計移植，因此可以將標準甚至環(huán)境條件變化帶來的風險降到最低。

DSP48E邏輯片

在XtremeDSP產(chǎn)品線所有器件中最有價值的資源之一就是DSP48邏輯片，它不僅幫助提升DSP設(shè)計的總性能，同時還可以提高實現(xiàn)所需要性能的設(shè)計和資源效率。DSP48是面向應用的組合模塊(ASMBL™)，可增強Virtex-DSP 和 Spartan-DSP器件中的DSP功能。這些DSP49邏輯片可幫助DSP設(shè)計人員設(shè)計出滿足復雜挑戰(zhàn)的解決方案，例如：成百上千的中頻-基帶下轉(zhuǎn)換信道、3G擴頻系統(tǒng)中的128X片碼速處理、高分辨率H.264和MPEG-4編碼/解碼算法。

一個DSP48基本片(也稱為 XtremeDSP基本片)包含兩個DSP48邏輯片，構(gòu)成通用粗粒度DSP架構(gòu)的基礎(chǔ)。DSP48邏輯片支持多種獨立功能，包括乘法器、乘法-累加器(MACC)、加法乘法器、三端輸入加法器、桶狀移位寄存器、寬總線多路復用器、幅度比較器或?qū)捿斎爰臃ㄆ?。不需要使用通用可編程邏輯?gòu)造資源，這一架構(gòu)就可支持將多個DSP48 邏輯片連接起來完成更寬輸入的數(shù)字功能、DSP濾波器和復雜算法。這可以帶來更低的功耗、極高的性能和更高的芯片資源使用效率。

DSP邏輯片帶來的另一項重要優(yōu)點是可以從一個平臺系列移植到另一個平臺系列，例如，從Virtex-4 SX或Virtex-5 SXT 器件移植到Spartan-3A DSP器件。由于DSP48是Virtex-DSP和Spartan-DSP系列的基本DSP構(gòu)造模塊，因此從一個系列移植到另一個系列器件是很直接的過程，設(shè)計需要做的更改很小。

XtremeDSP設(shè)計工具

通過XtremeDSP計劃，賽靈思及其第三方合作伙伴構(gòu)成的業(yè)界生態(tài)系統(tǒng)達成了這樣的共識，即將DSP的所有潛力和靈活性盡可能方便地提供給三類不同的設(shè)計人群：系統(tǒng)設(shè)計師、DSP工程師和FPGA/硬件工程師。每一類設(shè)計人員承擔的職責不同(還有偏好)，從而造成了他們對特定設(shè)計環(huán)境的要求不同。

系統(tǒng)設(shè)計師必須快速確定如何在可用的處理資源之間最好地劃分不同的系統(tǒng)級功能。他們關(guān)注的重點是選擇滿足產(chǎn)品性能和吞吐能力要求的處理資源，同時滿足尺寸、成本和功耗方面的預算。

圖 3.XtremeDSP設(shè)計工具滿足所有三類設(shè)計用戶群體的設(shè)計環(huán)境要求(喜好)-系統(tǒng)設(shè)計師、DSP工程師和FPGA/硬件工程師

DSP工程師更關(guān)注DSP算法的創(chuàng)建和改進。他們通常不熟悉硬件設(shè)計細節(jié)，要依賴工具將細節(jié)抽象掉，這樣他們才能夠更專注于更高層的設(shè)計探索和驗證。

硬件工程師通常采用VHDL 或 Verilog來從設(shè)計中獲得最高的性能。他們通過需要在同一設(shè)計環(huán)境中與更高層功能模塊以及自己的寄存器傳輸級(RTL)設(shè)計協(xié)同工作的能力，并且可以運行測試基準進行功能和性能驗證。

因此XtremeDSP計劃是否能夠取得成功的一個關(guān)鍵標志就是在于設(shè)計工具滿足所有三類設(shè)計群體的程度。XtremeDSP工具，如SystemGenerator for DSP 和 AccelDSP™ 綜合軟件提供了系統(tǒng)建模、算法開發(fā)和探索、自動生成測試基準向量、設(shè)計驗證和調(diào)試以及HDL生成和仿真等功能。無論某個設(shè)計師是喜歡使用VHDL、Verilog、C/C++、MATLAB、Simulink和HDL，還是這些工具的任何組合，賽靈思的XtremeDSP工具都可以幫助他/她快速高效地充分發(fā)揮FPGA的所有潛力(參見圖3)。

結(jié)論

FPGA填補了高性能應用對高性能DSP的需求與傳統(tǒng)DSP處理器能夠提供的性能之間巨大且不斷增加的差距。有許多原因促使設(shè)計人員采用基于FPGA的DSP解決方案，其中四條最基本的原因歸納如下：

1. 處理極高的計算工作量 - FPGA支持工程師設(shè)計高度并行的架構(gòu)，因此可支持與時鐘頻率相同的采樣速率。系統(tǒng)因此可以保持高達500MSPS的高性能水平 – 適于構(gòu)建超高速單通道系統(tǒng)或慢速率數(shù)百通道系統(tǒng)。

2. 從DSP處理器分流計算密集的任務，將寶貴的執(zhí)行周期讓給其它功能。

3. 定制適用于特定算法的架構(gòu) - FPGA提供的一系列MAC或乘法器可用于實現(xiàn)單抽頭或多抽頭的算法架構(gòu)。FPGA的可重配置特點意味著工程師可以快速構(gòu)建和修改設(shè)計架構(gòu)。

4. 降低系統(tǒng)成本和功耗 - FPGA支持集成其它組件(如Serial RapidIO 收發(fā)器、PCI Express接口、膠合邏輯以及低速率控制任務)，因此可以降低總體系統(tǒng)成本和功耗。此外，與傳統(tǒng)DSP器件相比，并行機制提供了一個至幾個數(shù)量級的性能優(yōu)勢，因此對于同樣的性能，可以在更低的頻率下工作。更低的頻率可降低MOPS/mW(功效的最關(guān)鍵指標)。正如加州伯克利大學電子工程和計算機科學系Bob Brodersen教授所證明的，與當今的基準微處理器相比，F(xiàn)PGA的功率效率可高達其1000倍。(參看Bob Broderson的演示幻燈片)