<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于微處理器的嵌入式配置模式

          基于微處理器的嵌入式配置模式

          作者: 時間:2012-11-02 來源:網(wǎng)絡 收藏

          點擊放大圖片

          圖 3 使用的被動并行異步電路

          3 被動并行異步

          如同被動串行一樣,被動并行異步配置也包括三個階段:復位、配置和初始化。被動并行異步配置電路圖如圖3所示。當nSTATUS或者nCONFIG為低電平時,器件處于復位狀態(tài)。在nCONFIG管腳產(chǎn)生一個由低到高的跳變啟動FPGA的配置。當nCONFIG變高后,器件脫離復位狀態(tài),并且釋放漏極開路的nSTATUS管腳,F(xiàn)PGA準備接收配置數(shù)據(jù),配置階段開始。在配置階段,FPGA當作存儲器,進行寫操作,即微處理器先使片選有效,然后把8比特數(shù)據(jù)送到Data[0:7]管腳上,并配置管腳RDYnBSY到低電平,表示FPGA正忙于處理配置數(shù)據(jù),微處理器可執(zhí)行其它功能。在RDYnBSY低電平期間,F(xiàn)PGA使用內(nèi)部振蕩器時鐘處理配置數(shù)據(jù)。當FPGA準備接收下一字節(jié)的配置數(shù)據(jù)時,它驅(qū)動RDYnBSY到高電平。微處理器檢測到這一高電平,便送下一字節(jié)數(shù)據(jù)到配置管腳。為了節(jié)省一根用來檢測RDYnBSY的I/O線,可采用讀存儲器的方法讀FPGA,其中nRS為存儲器讀信號,在nRS有效期間,RDYnBSY信號被送到數(shù)據(jù)線D7上。也可以不檢測RDYnBSY,也不讀FPGA,簡單地等待延時tBUSY(max)+tRDY2WS+tW2SB之后就寫下一個配置數(shù)據(jù)字節(jié)。FPGA每處理一字節(jié)配置數(shù)據(jù)后,若發(fā)現(xiàn)錯誤就會將nSTATUS拉低,暗示配置出錯。微處理器可以檢測這一錯誤,并重新進行配置。如同被動串行配置一樣,F(xiàn)PGA在正確接收所有配置數(shù)據(jù)后,將釋放CONF_DONE信號,于是該管腳被外部上拉電阻拉高,表示配置結(jié)束,初始化開始。

          4 配置數(shù)據(jù)文件的生成

          Altera的MAX+PLUS II或Quartus II開發(fā)工具可以生成多種格式的配置文件,用于不同配置方法。不同目標器件,配置數(shù)據(jù)的大小不同。配置文件的大小一般由二進制文件(擴展名為.rbf)決定。Altera提供的軟件工具不自動生成.rbf文件,需要按照下面的步驟生成:①在MAX+PLUS II編譯狀態(tài),選擇文件菜單中的變換SRAM目標文件命令;②在變換SRAM目標文件對話框,指定要轉(zhuǎn)換的文件并且選擇輸出文件格式為.rbf(Sequential),然后予以確定。

          linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

          上一頁 1 2 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();