串行RapidIO交換技術(shù)

摘要 高性能嵌入式信號(hào)處理系統(tǒng)對(duì)芯片間及板間互聯(lián)的帶寬、成本、靈活性及可靠性的要求不斷提高而傳統(tǒng)的互聯(lián)方式無法滿足日益增長的性能要求?；诖吮尘埃闹醒芯苛水?dāng)前嵌入式系統(tǒng)互聯(lián)唯一的國際標(biāo)準(zhǔn)RapidIO的組網(wǎng)技術(shù)及交換原理，給出了一種基于Tsi578芯片的可重構(gòu)分布式并行處理互聯(lián)網(wǎng)絡(luò)的組網(wǎng)方案。經(jīng)驗(yàn)證，交換模塊性能穩(wěn)定，實(shí)現(xiàn)了動(dòng)態(tài)和靜態(tài)的可重構(gòu)。
關(guān)鍵詞 RapidIO協(xié)議；系統(tǒng)互聯(lián)；實(shí)時(shí)信號(hào)處理；數(shù)據(jù)交換

當(dāng)前，集成工藝水平的飛速發(fā)展使得現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)、數(shù)字信號(hào)處理器(Digital Signal Proeessor，DSP)以及專用集成電路(Application Specific Integrated Circuit，ASIC)等處理器內(nèi)核性能得到了較大的提升，表征處理器處理能力的時(shí)鐘頻率呈指數(shù)增長。于此同時(shí)隨著語音數(shù)字輸入、圖像處理和陣列雷達(dá)等需大量實(shí)時(shí)數(shù)據(jù)處理需求的出現(xiàn)，僅靠單個(gè)處理器無法滿足大數(shù)據(jù)量的高速實(shí)時(shí)處理要求，分布式并行處理成為提高系統(tǒng)性能的有效解決途徑，已廣泛應(yīng)用于高速實(shí)時(shí)信號(hào)處理領(lǐng)域。
影響分布式并行處理系統(tǒng)性能的因素主要包括：處理器的性能、處理單元的互聯(lián)網(wǎng)絡(luò)以及并行算法和任務(wù)的分配。在處理器性能得到保證以及并行算法和任務(wù)分配確定的前提下，處理單元之間的互聯(lián)方式成為系統(tǒng)性能提升的瓶頸。傳統(tǒng)并行總線由于其自身缺陷已無法滿足系統(tǒng)的互聯(lián)通信需求，新興的高速串行傳輸方式取代并行成為互聯(lián)通信的主流。其中，串行RapidIO(Serial RapidIO)以其低引腳數(shù)，基于報(bào)文
交換的互聯(lián)體系結(jié)構(gòu)，高帶寬、低延時(shí)、高效率及高可靠性等優(yōu)點(diǎn)成為嵌入式系統(tǒng)互聯(lián)的國際標(biāo)準(zhǔn)，為高性能嵌入式系統(tǒng)互聯(lián)提供了良好的解決方案。文中討論的重點(diǎn)是分析RapidIO的交換原理并完成了一種基于IDT公司Tsi578芯片的基于交叉開關(guān)的可重構(gòu)組網(wǎng)方案的設(shè)計(jì)。

1 RapidIO協(xié)議概述
RapidIO是一種開放的嵌入式互聯(lián)標(biāo)準(zhǔn)，由RapidIO行業(yè)協(xié)會(huì)支持開發(fā)，并指導(dǎo)其構(gòu)架的未來發(fā)展方向。RapidIO技術(shù)最初是由Freescale和Mercury共同研發(fā)的一項(xiàng)互連技術(shù)，既可作為處理器的前端總線，用與處理器之間的互連，還可作為系統(tǒng)級(jí)互連的高效前端總線而使用。19 99年完成第一個(gè)標(biāo)準(zhǔn)的制定，當(dāng)前最新版本為Version2．0。RapidIO已經(jīng)成為電信，通訊以及嵌入式系統(tǒng)內(nèi)的芯片與芯片之間，板與板之間的背板互連技術(shù)的生力軍。
RapidIO操作是基于請(qǐng)求和響應(yīng)事物的。包是系統(tǒng)中端點(diǎn)器件間的基本通信單元。發(fā)起器件或主控器件產(chǎn)生一個(gè)請(qǐng)求事物，該事物被發(fā)送至目標(biāo)器件。目標(biāo)器件產(chǎn)生一個(gè)響應(yīng)事物返回至發(fā)起器件來完成該次操作。RapidIO互聯(lián)定義包括兩類技術(shù)：面向高性能微處理器及系統(tǒng)互聯(lián)的并行接口；面向串行背板、DSP和相關(guān)串行控制平面應(yīng)用的串行接口。與以太網(wǎng)協(xié)議類似，RapidIO也采用分層結(jié)構(gòu)，由邏輯層、傳輸層和物理層構(gòu)成。圖1所示為其協(xié)議的分層結(jié)構(gòu)。邏輯層規(guī)范位于最高層，定義了協(xié)議和包的格式，為端點(diǎn)器件發(fā)起和完成事物提供必要的信息。傳輸層規(guī)范位于中間層，定義RapidIO地址空間和在端點(diǎn)器件間傳輸所需的路由信息。物理層規(guī)范在整個(gè)分層結(jié)構(gòu)的底層，包括器件接口的細(xì)節(jié)，如包傳輸機(jī)制、流量控制、電氣特性和低級(jí)錯(cuò)誤管理等。

RapidIO最明顯的一個(gè)特點(diǎn)就是采用了單一的公用傳輸層規(guī)范來相容、匯聚不同的邏輯層和物理層，單一的傳輸層實(shí)體增強(qiáng)了RapidIO的適應(yīng)性，方便互聯(lián)網(wǎng)絡(luò)的設(shè)計(jì)。