<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 物聯(lián)網(wǎng)與傳感器 > 設(shè)計(jì)應(yīng)用 > 基于PCI9054總線控制器的數(shù)據(jù)接收和存儲(chǔ)系統(tǒng)

          基于PCI9054總線控制器的數(shù)據(jù)接收和存儲(chǔ)系統(tǒng)

          作者:中國科學(xué)院空間中心 時(shí)間:2002-12-05 來源:電子設(shè)計(jì)應(yīng)用 收藏
          前言
          目前衛(wèi)星技術(shù)已廣泛應(yīng)用于國民生產(chǎn)的各個(gè)方面。通訊衛(wèi)星,氣象衛(wèi)星以及遙感衛(wèi)星,科學(xué)探測(cè)衛(wèi)星等與人們的生活密切相關(guān)。衛(wèi)星所收集的大量數(shù)據(jù)資料能否及時(shí)準(zhǔn)確地下傳、接收和存儲(chǔ)是衛(wèi)星技術(shù)的一個(gè)重要方面。其傳送過程如圖1所示。
          從衛(wèi)星上高速下傳的數(shù)據(jù)由地面衛(wèi)星接收站轉(zhuǎn)發(fā)為基帶信號(hào),通過光纜傳送至數(shù)據(jù)中心,速度可達(dá)上百兆波特率,要求系統(tǒng)正確接收,經(jīng)過同步和預(yù)處理,然后存入計(jì)算機(jī)系統(tǒng),供數(shù)據(jù)中心使用。其特點(diǎn)是:數(shù)據(jù)下傳速度高,數(shù)據(jù)量大,持續(xù)時(shí)間長,并且要求具有差錯(cuò)控制功能。而本文介紹了為了滿足此要求而設(shè)計(jì)的和存儲(chǔ)系統(tǒng).


          系統(tǒng)設(shè)計(jì)
          和存儲(chǔ)系統(tǒng)主要包括和預(yù)處理,數(shù)據(jù)傳送,數(shù)據(jù)存儲(chǔ)等部分。本文主要介紹CPLD,PCI總線結(jié)構(gòu),總線控制器PCI9054。其系統(tǒng)組成如圖2所示。
          基帶串行信號(hào)由復(fù)雜可編程邏輯器件(CPLD)進(jìn)行串并轉(zhuǎn)換,變?yōu)?位數(shù)據(jù)信號(hào)后根據(jù)編碼方式找到同步幀,并進(jìn)行預(yù)處理,然后傳到先入先出FIFO, 在邏輯控制下將數(shù)據(jù)送入PCI總線控制器PCI9054,由9054采用DMA突發(fā)方式傳輸至內(nèi)存,再存儲(chǔ)到RAID磁盤陣列。
          采用復(fù)雜可編程邏輯器件(CPLD)可大大減少復(fù)雜的控制,通過VHDL語言即可靈活設(shè)置控制邏輯。而且隨著超大規(guī)模集成電路的發(fā)展,可編程邏輯器件的發(fā)展非常迅速,現(xiàn)已達(dá)到數(shù)十萬門,速度<1ns(管腳之間)。由于高速電路設(shè)計(jì)中的干擾問題非常嚴(yán)重,因此要盡可能地減少線路設(shè)計(jì),所以采用CPLD不僅可滿足系統(tǒng)要求的復(fù)雜的邏輯關(guān)系,而且可大大減少布線干擾,調(diào)試和更改也非常方便,是今后邏輯控制的發(fā)展方向。在本系統(tǒng)中,CPLD不僅實(shí)現(xiàn)串并轉(zhuǎn)換和同步的功能,同時(shí)還用以實(shí)現(xiàn)數(shù)據(jù)進(jìn)入FIFO以及由FIFO傳入PCI9054的傳輸控制邏輯,中斷邏輯以及主機(jī)對(duì)數(shù)據(jù)傳輸通道的前端控制。
          在總線結(jié)構(gòu)上,由于數(shù)據(jù)傳輸速度高,以往的ISA總線不能滿足要求(ISA總線最大傳輸速度5MB/S),必須采用更快的PCI總線結(jié)構(gòu)。PCI總線協(xié)議是Intel公司1992年提出的,為滿足高速數(shù)據(jù)輸入/輸出要求而設(shè)計(jì)的一種低成本,高性能的局部總線協(xié)議。它是一種獨(dú)立于處理器的總線結(jié)構(gòu),具有32位或64位的復(fù)用的數(shù)據(jù)地址總線,總線上的設(shè)備可以以系統(tǒng)總線的速度在相互之間進(jìn)行數(shù)據(jù)傳輸,或直接訪問系統(tǒng)內(nèi)存,可以達(dá)到132MB/s的數(shù)據(jù)傳輸速率(64位則性能加倍)。采用PCI接口的設(shè)備必須滿足PCI接口規(guī)范V2.2標(biāo)準(zhǔn)。
          PCI 總線結(jié)構(gòu)具有非常明顯的優(yōu)點(diǎn),但其總線規(guī)范十分復(fù)雜,要求非常嚴(yán)格的時(shí)序關(guān)系,接口的設(shè)計(jì)難度較大。因此,為了減少PCI總線在實(shí)際應(yīng)用中的復(fù)雜性,許多公司設(shè)計(jì)出了專門針對(duì)PCI總線接口的控制芯片。PCI9054就是其中比較先進(jìn)的一種。PCI9054是PLX公司推出的一種33M, 32位PCI接口控制器,可同時(shí)支持3.3V和5V兩種信號(hào)環(huán)境,并且具有電源管理功能。其結(jié)構(gòu)框圖如圖3所示。
          它提供了三種物理總線接口:PCI總線接口,LOCAL總線接口,及串行EPROM接口。
          LOCAL總線的數(shù)據(jù)寬度為32位,時(shí)鐘頻率可達(dá)到50MHZ, 并且支持?jǐn)?shù)據(jù)預(yù)取功能。 9054的LOCAL總線與PCI總線之間數(shù)據(jù)傳輸有三種方式:主模式(Direct Master),從模式(Direct Slave),DMA方式。其內(nèi)部具有兩個(gè)DMA數(shù)據(jù)通道,雙向數(shù)據(jù)通路上各有6個(gè)FIFO進(jìn)行數(shù)據(jù)緩沖,可同時(shí)進(jìn)行高速的數(shù)據(jù)接收和發(fā)送。8個(gè)32位Maibox寄存器可為雙向數(shù)據(jù)通路提供消息傳送。9054還有2個(gè)32位Doorbell寄存器,用來在PCI和Local總線上產(chǎn)生中斷。
          用戶通過設(shè)置其內(nèi)部寄存器,即可完成各種控制功能。9054內(nèi)部寄存器的配置信息可以寫在一片串行EPROM中,在加電時(shí)9054自動(dòng)加載串行EPROM配置信息,并由PCIBIOS通過PCI總線對(duì)配置寄存器讀寫。9054可方便地與各種存儲(chǔ)設(shè)備相連接,在本設(shè)計(jì)中,它與FIFO及EPROM的設(shè)計(jì)接口如圖4所示。在本系統(tǒng)中,數(shù)據(jù)傳輸是單方向的,因此只設(shè)計(jì)PCI9504從FIFO中讀數(shù)據(jù)的情況,只用到與讀FIFO有關(guān)的信號(hào),如REN,RCLK等。其中的CPLD邏輯關(guān)系如下:
          REN平時(shí)為高電平(無效電平),當(dāng)ADS#為低(有效),BLAST為高(無效),LW/R為低(有效)時(shí),表明9054開始了一個(gè)有效的讀數(shù)據(jù)周期,CPLD產(chǎn)生一個(gè)低電平信號(hào)REN(有效電平)給FIFO,同時(shí)作為Ready信號(hào)返回給9054,通知9054設(shè)備已準(zhǔn)備就緒。此信號(hào)持續(xù)到ADS#為高(無效)且BLAST為低(有效)時(shí),表明9054已經(jīng)開始最后一個(gè)周期,此時(shí)REN信號(hào)再次變高電平(無效)。
          OE信號(hào)與REN信號(hào)可同樣設(shè)置,在讀信號(hào)允許的同時(shí)使能FIFO芯片。
          本設(shè)計(jì)中采用了PCI9054的DMA工作方式,在此方式下,9054作為PCI總線的主設(shè)備,同時(shí)也是Local總線的控制者,通過設(shè)置其DMA控制器內(nèi)部的寄存器即可實(shí)現(xiàn)兩總線之間的數(shù)據(jù)傳送。表1顯示了與DMA傳輸相關(guān)的寄存器在PCI總線上的地址分配:
          PCI9054的DMA傳輸過程可由以下幾個(gè)步驟實(shí)現(xiàn):
          1.設(shè)置方式寄存器:設(shè)置DMA通道的傳輸方式,寄存器DMAMODE0或者DMAMODE1的位9:0-表示塊傳輸,1-表示散/聚傳輸;
          2.設(shè)置PCI地址寄存器:設(shè)置PCI總線側(cè)的地址空間。
          3.設(shè)置LOCAL地址寄存器:設(shè)置LOCAL總線側(cè)的地址空間。
          4.設(shè)置傳輸計(jì)數(shù)寄存器:以字節(jié)位單位設(shè)置傳輸數(shù)據(jù)量。
          5.設(shè)置描述寄存器:設(shè)置DMA傳輸?shù)姆较?;在?聚方式下,位0表示傳輸參數(shù)的加載地址,0-PCI地址,1-Local地址; 位1表示傳輸鏈結(jié)束,0-未結(jié)束,1-結(jié)束;位2設(shè)置當(dāng)前塊傳輸結(jié)束后中斷;位3指示DMA的傳輸方向,0-從PCI總線到Local總線,1-從Local總線到PCI總線;高28位[31:4]表示傳輸參數(shù)表的地址指針。
          6.設(shè)置命令/狀態(tài)寄存器:啟動(dòng)或停止DMA操作,并讀此寄存器返回DMA狀態(tài) 。
          通過PCI9054的DMA傳輸方式,高速數(shù)據(jù)可以較容易地實(shí)現(xiàn)從PCI接口板上傳入計(jì)算機(jī),不必考慮PCI總線接口的實(shí)現(xiàn),從而大大簡化了設(shè)計(jì)中的復(fù)雜度,加快了設(shè)計(jì)周期。

          結(jié)語
          隨著數(shù)字技術(shù)的發(fā)展,要求的數(shù)據(jù)傳輸速率將會(huì)越來越高,CPLD技術(shù)和PCI總線將會(huì)越來越多地應(yīng)用在數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)中,PCI9054總線控制器有著較高的性能/價(jià)格比,將來的應(yīng)用將會(huì)更加廣泛?!?/P>

          參考文獻(xiàn):
          1.《PCI系統(tǒng)結(jié)構(gòu)》,Tom Shanley Don Anderson,電子工業(yè)出版社.
          2.《CPLD技術(shù)及其應(yīng)用》 宋萬杰、羅豐、吳順君,西安電子科技大學(xué)出版社.
          3.《數(shù)字電路設(shè)計(jì)與Verilog HDL》 ,張亮,人民郵電出版社.
          4.《PCI9054 Data Book》, PLX Technology, Inc.



          圖1 衛(wèi)星數(shù)據(jù)下傳示意圖

          圖2 系統(tǒng)組成框圖

          圖3 PCI9054接口結(jié)構(gòu)圖

          圖4 9054與FIFO及EPROM的接口設(shè)計(jì)電路



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();