基于PCI總線的ARINC429接口卡設(shè)計(jì)
2.3 數(shù)據(jù)緩沖器
DSP與PCI橋接芯片實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)傳輸,本設(shè)計(jì)選擇雙口RAM的通訊方式,雙口RAM具有2套完全獨(dú)立的數(shù)據(jù)、地址和控制總線,內(nèi)部含有總線仲裁電路,可以實(shí)現(xiàn)PCI總線與DSP之間高速的數(shù)據(jù)緩沖和交換。
2.4 系統(tǒng)的總體設(shè)計(jì)
ARINC429接口卡硬件總體設(shè)計(jì)如圖3所示,由于PCI9052是PCI總線專用橋接芯片,所以在PCI側(cè)的硬件連接上只需要將PCI9052芯片上和PCI總線有關(guān)的地址、數(shù)據(jù)、控制和狀態(tài)信號(hào)線直接掛接到計(jì)算機(jī)PCI總線上即可。對(duì)于DSP,雙口RAM作為L(zhǎng)F2407片外數(shù)據(jù)存儲(chǔ)器,需要將其映射到片外數(shù)據(jù)空間地址為8000h~FFFFh處,如圖4所示,只有當(dāng)有效和A15為高電平時(shí)選中雙端口RAM芯片,此時(shí)DSP占有的片外數(shù)據(jù)空間地址為8000h~FFFFh;在PCI9052一側(cè),由于IDT7027數(shù)據(jù)總線為16位,所以在配置EEPROM時(shí)把PCI9052局部總線配置成16位寬的數(shù)據(jù)總線,PCI總線按字節(jié)(8bit)尋址,局部總線以字(16bit)尋址,所以雙口RAM地址線AL[14:1]由PCI9052局部端地址總線LA[15:2]提供,AID由LBE1單獨(dú)提供。這樣完成了數(shù)據(jù)存儲(chǔ)空間與地址的一一對(duì)應(yīng),系統(tǒng)譯碼,電平轉(zhuǎn)換采用CPLD來(lái)實(shí)現(xiàn)。本文引用地址:http://www.ex-cimer.com/article/148828.htm
評(píng)論