編程嵌入式信號(hào)處理背板的開發(fā)設(shè)計(jì)

摘要：介紹了基于Ｖｉｒｔｅｘ系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可編程通用信號(hào)處理背板的設(shè)計(jì)和制作；并對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特點(diǎn)進(jìn)行了分析；同時(shí)還敘述了可編程通用信號(hào)處理背板的調(diào)試；最后給出了背板應(yīng)用開發(fā)實(shí)例。

關(guān)鍵詞：Ｖｉｒｔｅｘ系列現(xiàn)場(chǎng)可編程邏輯門陣列（ＦＰＧＡ）ＴＭＳ３２０Ｃ４０數(shù)字信號(hào)處理器（ＤＳＰ）

現(xiàn)場(chǎng)可編程邏輯門陣列（ＦＰＧＡ）和高性能數(shù)字信號(hào)處理器（ＤＳＰ）是高速信號(hào)處理領(lǐng)域兩大關(guān)鍵器件，ＦＰＧＡ和ＤＳＰ的運(yùn)算速度及并行處理效能成為制約高速信號(hào)處理應(yīng)用的主要因素。ＦＰＧＡ以其設(shè)計(jì)靈活性及硬件高密度性在高速信號(hào)處理領(lǐng)域顯示出愈來愈重要的作用。Ｘｉｌｉｎｘ公司最新推出的Ｖｉｒｔｅｘ系列ＦＰＧＡ。是一種采用５層０．２２μｍＣＭＯＳ工藝的高性能、大容量現(xiàn)場(chǎng)可編程邏輯門陣列，其系統(tǒng)門密度高達(dá)１００萬門，系統(tǒng)性能可達(dá)２００ＭＨｚ，可選擇配置為多種接口標(biāo)準(zhǔn)，內(nèi)部含有豐富的布線資源，其ＳｅｌｅｃｔＲＡＭ和ＢｌｏｃｋＲＡＭ可靈活地配置為ＳＲＡＭ、ＦＩＦＯ、ＤＰＲＡＭ、ＣＡＭ等多種形式的存儲(chǔ)單元。Ｖｉｒｔｅｘ系列ＦＰＧＡ含有極其豐富的Ｉ／Ｏ資源，可靈活地與ＴＭＳ３２０Ｃ４０ＤＳＰ接口，與ＤＳＰ配合可完成復(fù)雜的信號(hào)處理功能。Ｃ４０ＤＳＰ含有兩組外部總線資源和６個(gè)高速通信口，可方便地進(jìn)行多ＤＳＰ擴(kuò)展，以提高系統(tǒng)信號(hào)處理的性能。

在對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ進(jìn)行充分理解和研究的基礎(chǔ)上，結(jié)合對(duì)ＸＣ４０００系列ＦＰＧＡ和ＤＳＰ背板開發(fā)設(shè)計(jì)經(jīng)驗(yàn)，研制出了基于ＸＣＶ２００／３００ＰＱＦＰ２４０和ＴＭＳ３２０Ｃ４０的可編程嵌入式高速信號(hào)處理背板。背板采用了針對(duì)系統(tǒng)需求自行開發(fā)的ＸＰＣＩ總線，背板可脫離實(shí)際應(yīng)用系統(tǒng)進(jìn)行獨(dú)立的面向應(yīng)用的設(shè)計(jì)和調(diào)試，也可按照ＸＰＣＩ總線標(biāo)準(zhǔn)方便地嵌入到實(shí)際應(yīng)用系統(tǒng)中，成為系統(tǒng)的一部分進(jìn)行聯(lián)合調(diào)試。

對(duì)可編程嵌入式信號(hào)處理背板進(jìn)行全面綜合測(cè)試的結(jié)果表明，背板性能達(dá)到了預(yù)期設(shè)計(jì)要求，工作狀態(tài)穩(wěn)定。我們還針對(duì)實(shí)際應(yīng)用開發(fā)了一些ＦＰＧＡ模塊和ＤＳＰ程序。

１Ｖｉｒｔｅｘ系列ＦＰＧＡ性能簡(jiǎn)介

在前幾代ＦＰＧＡ開發(fā)的基礎(chǔ)上，Ｖｉｒｔｅｘ系列ＦＰＧＡ結(jié)合了多種可編程系統(tǒng)的特征，采用了快速靈活的層次性互連布線資源和先進(jìn)的處理技術(shù)，提供了高速度、大容量的邏輯解決方案，進(jìn)一步縮短了數(shù)字信號(hào)處理系統(tǒng)的開發(fā)周期。與前幾代ＦＰＧＡ相比，Ｖｉｒｔｅｘ系列ＦＰＧＡ的特性主要體現(xiàn)在以下幾個(gè)方面：

（１）更高的處理速度和更高的邏輯門密度。Ｖｉｒｔｅｘ系列最大系統(tǒng)門數(shù)高達(dá)１００萬門，系統(tǒng)性能可達(dá)２００ＭＨｚ，其中比較常用的幾個(gè)功能模塊性能如表１所示。

表1Virtex系列FPGA幾個(gè)常用功能模塊的性能

點(diǎn)擊看大圖

（２）更多可兼容的Ｉ／Ｏ接口標(biāo)準(zhǔn)。Ｖｉｒｔｅｘ系列可兼容１６種高性能接口標(biāo)準(zhǔn)，可直接與ＺＢＴＲＡＭ器件接口，且其獨(dú)特的Ｉ／Ｏ分組方式可使多種不同電壓標(biāo)準(zhǔn)接口在同一片ＦＰＧＡ上實(shí)現(xiàn)。

（３）片內(nèi)時(shí)鐘管理電路。Ｖｉｒｔｅｘ系列內(nèi)部包含４個(gè)靈活的延時(shí)鎖相環(huán)用于高級(jí)時(shí)鐘管理，可實(shí)現(xiàn)倍頻、分頻、鎖相等功能，此外還有４個(gè)主全局時(shí)鐘網(wǎng)絡(luò)和２４個(gè)從本地時(shí)鐘網(wǎng)絡(luò)，以實(shí)現(xiàn)高速時(shí)鐘的傳輸。

（４）層次性存儲(chǔ)管理系統(tǒng)。Ｖｉｒｔｅｘ系列內(nèi)部查找單元可配置為１６ｂｉｔ和３２ｂｉｔＲＡＭ、１６ｂｉｔＤＰＲＡＭ或１６ｂｉｔ移位寄存器，其ＢｌｏｃｋＲＡＭ資源可配置為４ｋｂｉｔＤＰＲＡＭ或ＦＩＦＯ、ＣＡＭ等存儲(chǔ)器件，且提供了高速外部ＲＡＭ接口。

（５）更加靈活的系統(tǒng)結(jié)構(gòu)。復(fù)雜的進(jìn)位邏輯鏈提高了算術(shù)邏輯性能，復(fù)雜的乘法器支持，級(jí)聯(lián)鏈支持寬位輸入模塊，豐富的帶時(shí)鐘使能的寄存器和鎖存器，支持異步和同步復(fù)位及置位，支持ＩＥＥＥ１１４９．１邊界掃描邏輯。

（６）基于ＳＲＡＭ的在系統(tǒng)可重構(gòu)技術(shù)?？蔁o限次重復(fù)編程，包含主串、從串、ＳｅｌｅｃｔＲＡＭ和ＪＴＡＧ四種配置模式，支持部分重構(gòu)。

２基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可編程嵌入式信號(hào)處理背板的設(shè)計(jì)

由于對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ進(jìn)行了充分理解和熟悉，我們研制了基于自行開發(fā)的ＸＰＣＩ總線的可編程嵌入式信號(hào)處理背板。由于Ｖｉｒｔｅｘ系列ＦＰＧＡ內(nèi)部結(jié)構(gòu)相同，外部引腳兼容，只是在系統(tǒng)門數(shù)上有所區(qū)別，我們采用了ＸＣＶ２００ＰＱ２４０－４作為可編程嵌入式信號(hào)處理背板的主處理芯片，與ＦＰＧＡ接口的ＤＳＰ采用功能強(qiáng)大、接口靈活的ＴＭＳ３２０Ｃ４０ＤＳＰ。背板中ＤＳＰ的應(yīng)用目的是對(duì)ＦＰＧＡ進(jìn)行管理和控制、對(duì)ＦＰＧＡ處理結(jié)果進(jìn)行分析、通過ＤＳＰ軟件實(shí)現(xiàn)其他相關(guān)功能，以提高系統(tǒng)設(shè)計(jì)的靈活性。Ｃ４０ＤＳＰ具有兩組外部總線資源和６個(gè)高速通信口，能方便靈活地實(shí)現(xiàn)系統(tǒng)擴(kuò)展。背板中ＦＰＧＡ可根據(jù)設(shè)計(jì)需要選擇不同規(guī)模的芯片。

可編程嵌入式信號(hào)處理背板結(jié)構(gòu)如圖１所示。

背板上主要包含１片ＸＣＶ２００ＰＱ２４０ＦＰＧＡ、１片ＴＭＳ３２０Ｃ４０ＤＳＰ、１片ＸＣ９５３６ＣＰＬＤ、１片ＥＤＩ８Ｌ５１２ＳＲＡＭ（５１２Ｋ×３２ｂｉｔ）、１片ＡＴ４９０２０Ｆｌａｓｈ２Ｍｂｉｔ、ＤＳＰ調(diào)試ＪＴＡＧ接口、ＦＰＧＡ調(diào)試Ｘ＿Ｃｈｅｃｋｅｒ接口、ＣＰＬＤ調(diào)試ＪＴＡＧ接口、自行開發(fā)ＸＰＣＩ接口及５個(gè)獨(dú)立ＤＳＰ通信口。背板所有器件除ＤＳＰ外均采用貼片封裝、雙面裝焊，使得背板的尺寸較?。ǎ罚叮恚?times;１２７ｍｍ×１２ｍｍ），ＤＳＰ外圍５１２Ｋ×３２ｂｉｔＳＲＡＭ使得背板系統(tǒng)能夠滿足大部分應(yīng)用程序的要求。２ＭｂｉｔＦｌａｓｈ用于固化ＦＰＧＡ配置和ＤＳＰ應(yīng)用程序代碼。背板系統(tǒng)既可以獨(dú)立工作（Ｓｔａｎｄａｌｏｎｅ方式），也可以通過ＸＰＣＩ總線嵌入系統(tǒng)工作（Ｐｌｕｇ＿ｉｎ方式）。