基于RocketIO接口的高速互連應(yīng)用研究與實(shí)現(xiàn)
加入技術(shù)交流群
3 RocketIO接口的信號(hào)完整性設(shè)計(jì)
在實(shí)際應(yīng)用中，參考時(shí)鐘、電源供電以及高速傳輸線路的設(shè)計(jì)與布局是影響數(shù)據(jù)傳輸效果的最重要因素。為了保證Rocket IO能可靠工作，在RocketIO接口設(shè)計(jì)過(guò)程中需要注意以下的問(wèn)題：
(1)電源供電。該系列FPGA器件中每個(gè)RocketIO高速串行收發(fā)器包括5類電源引腳，分別為MGTAVCCPLL，MGTAVCC，MGTAVTTRX，MGTAVTT TX，MGTAVTTRXC，這些引腳對(duì)噪聲的影響都非常敏感，為了保證高速電路能夠可靠工作，RocketIO需要和周圍的噪聲源進(jìn)行隔離。因此需要對(duì)RocketIO收發(fā)器進(jìn)行專門的供電，且每個(gè)供電引腳必須有獨(dú)立的LC濾波網(wǎng)絡(luò)，其連接關(guān)系如圖5所示。本文引用地址：http://www.ex-cimer.com/article/149180.htm
(2)高速信號(hào)。RocketIO高速串行收發(fā)器采用高速差分信號(hào)線，由于所傳輸?shù)牟罘中盘?hào)頻率很高，高速差分對(duì)走線應(yīng)當(dāng)有最高的優(yōu)先級(jí)，兩根差分信號(hào)線必須在長(zhǎng)度上盡量匹配，長(zhǎng)度失配會(huì)產(chǎn)生共模噪聲和輻射，嚴(yán)重的失配會(huì)產(chǎn)生時(shí)鐘抖動(dòng)和不可預(yù)知的時(shí)序問(wèn)題，差分線必須盡量匹配，端接電阻50 Ω和75 Ω可選，50 Ω用于芯片和芯片之間互連，75 Ω用于芯片和電纜之間互連；高速差分線不要打孔，要布在電路板中同一層。
(3)參考時(shí)鐘。RocketIO不能使用經(jīng)過(guò)數(shù)字時(shí)鐘管理模塊(DCM)倍頻的參考時(shí)鐘，因?yàn)镈CM倍頻會(huì)引入過(guò)大的時(shí)鐘抖動(dòng)，在RocketIO的高速數(shù)據(jù)傳輸條件下會(huì)引起不必要的錯(cuò)誤。RocketIO的時(shí)鐘由差分時(shí)鐘輸入后，只經(jīng)過(guò)一級(jí)BUFG，將時(shí)鐘引入FPGA的全局時(shí)鐘樹，然后直接連入到RocketIO的參考時(shí)鐘引腳上。
4 測(cè)試驗(yàn)證
在完成硬件設(shè)計(jì)后，可利用ChipScope Proh分析工具測(cè)試RocketIO的工作性能，通過(guò)內(nèi)置在收發(fā)器內(nèi)的誤碼率測(cè)試器，設(shè)置RocketIO為串行閉環(huán)方式，并運(yùn)行軟件進(jìn)行測(cè)試即可得到實(shí)時(shí)的數(shù)據(jù)傳輸狀態(tài)。如圖6所示可觀察到鏈路上的傳輸特性，并可得誤碼率可達(dá)到10-12，符合設(shè)計(jì)指標(biāo)要求。
5 結(jié)語(yǔ)
本文從Virtex5系列FPGA的RocketIO高速串行收發(fā)器入手，根據(jù)接口設(shè)計(jì)需要闡述了應(yīng)用RapidIO協(xié)議和FC協(xié)議實(shí)現(xiàn)高速傳輸?shù)脑O(shè)計(jì)思想及工作原理。并分析了高速傳輸在硬件設(shè)計(jì)過(guò)程需要注意的一些問(wèn)題，為高速接口設(shè)計(jì)的研究奠定了基礎(chǔ)，具有一定的科研價(jià)值和實(shí)踐意義。
評(píng)論