基于DSP開發(fā)系統(tǒng)設(shè)計與實現(xiàn)
加入技術(shù)交流群
4 復(fù)位電路設(shè)計
復(fù)位電路是在系統(tǒng)上電或程序跑飛時對系統(tǒng)自動或手動的初始化。該設(shè)計采用TI公司推出的三端監(jiān)控芯片TPS3307系列來實現(xiàn)系統(tǒng)初始化和電源監(jiān)控功能。TMS320F28335采用1．8 V或1．9 V內(nèi)核電壓，3．3 V I／O電壓。利用TPS3307-18來實現(xiàn)對系統(tǒng)的自動和手動復(fù)位。SEN SE1，SENSE2和SENSE3管腳分別對3．3V I／O電壓、1．8 V內(nèi)核電壓和3．3 V模擬電壓監(jiān)控。手動復(fù)位引腳接至復(fù)位鍵，當(dāng)按下時
變?yōu)榈陀行В?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/實現(xiàn)">實現(xiàn)手動復(fù)位的功能。具體電路如圖7所示。在上電期間，當(dāng)電源電壓高于1．1 V時，開始有效，然后開始監(jiān)控SESEN輸入管腳的電壓。當(dāng)SENSE1，SENSE2和SENSE3分別低于門限電壓2．93 V，1．68 V和2．5 V時，TPS3307-18的向F28335發(fā)出低電平復(fù)位信號，實現(xiàn)自動復(fù)位的功能。本文引用地址：http://www.ex-cimer.com/article/149182.htm
5 結(jié)語
基于DSP開發(fā)系統(tǒng)的PCB設(shè)計對最終系統(tǒng)的性能有著重要的影響。特別是對于DSP，管腳多且管腳間的間距小，導(dǎo)致布線時線間距受到限制，容易受到干擾。為了有效抑制干擾，在布局時輸入時鐘應(yīng)盡可能靠近DSP，使其輸入線路盡可能短，并使晶振外殼接地；為了減小芯片上的電源電壓瞬時過沖，在電源的輸入端使用去耦電容；電源是系統(tǒng)的主要干擾源，使用旁路電容及去耦電容來盡量減小電源對系統(tǒng)的影響。在設(shè)計中，可以利用0．1μF的電容來避免內(nèi)在的振動和高頻噪聲，利用10～100μF的旁路電容減小電壓輸出的脈動。基于以上考慮，DSP開發(fā)系統(tǒng)才能夠穩(wěn)定可靠地運(yùn)行。
評論