基于高速USB接口模塊的數(shù)據(jù)采集系統(tǒng)
加入技術(shù)交流群
圖3 CY7C68013A原理圖
CY7C68013A原理圖設(shè)計(jì)如圖3所示。其中包括9根地址線（GPIF_ADR0~8），16根數(shù)據(jù)線（PPB0~7、PPD0~7），以及相應(yīng)的控制線。
FPGA與CY7C68013A連接軟件界面如圖4所示。配合CY7C68013A設(shè)計(jì)編寫的相應(yīng)讀寫控制時(shí)序，能夠與PC端進(jìn)行通信，同時(shí)根據(jù)獲得的控制命令來對(duì)ADC進(jìn)行操作，并將獲得的數(shù)據(jù)從FIFO中讀取出來，傳遞到PC端。
圖4 FPGA與CY7C68013A連接軟件界面
2 控制軟件設(shè)計(jì)
數(shù)據(jù)采集系統(tǒng)的流程略--編者注。系統(tǒng)所有的初始化配置都是寫在一個(gè)TXT文件中，程序開始運(yùn)行時(shí)會(huì)根據(jù)設(shè)置好的路徑讀取該文件，并初始化所有配置信息。該軟件采用了讀取PC環(huán)境變量的方法來增強(qiáng)軟件系統(tǒng)的可移植性。需要將該軟件系統(tǒng)從一臺(tái)PC轉(zhuǎn)移到另外一臺(tái)PC時(shí)，只需更改一下環(huán)境變量的定義。FPGA通過CY7C68013A從PC端接收數(shù)據(jù)和控制命令，將其轉(zhuǎn)化為存儲(chǔ)器讀寫、A/D轉(zhuǎn)換、前端電子學(xué)控制等命令，并最終將測(cè)量數(shù)據(jù)傳遞給PC。
3 測(cè)試結(jié)果
測(cè)試結(jié)果如圖5所示，利用直流電源作為測(cè)試源對(duì)數(shù)據(jù)采集系統(tǒng)進(jìn)行性能測(cè)試。分別測(cè)試OUT+和OUT-為0~1.2 V和-1.2~0 V的變化，然后從PC端得到ADC的轉(zhuǎn)換結(jié)果。圖中橫坐標(biāo)是|OUT+|與|OUT-|的和，縱坐標(biāo)是與模擬電壓相對(duì)應(yīng)的ADC數(shù)值。通過對(duì)圖中數(shù)據(jù)的擬合，得到模擬信號(hào)和數(shù)字信號(hào)的線性關(guān)系y=357.144+2.223x。這就意味著每m V電壓對(duì)應(yīng)2.2的數(shù)字輸出，也可以表示為每1個(gè)數(shù)字值對(duì)應(yīng)0.45 mV的模擬電壓。直線在Y軸上的截距被稱為基值，一般為300~400個(gè)ADC計(jì)數(shù)。
圖5 數(shù)據(jù)采集系統(tǒng)的線性測(cè)試
4 結(jié)語
基于QuickUSB的數(shù)據(jù)采集系統(tǒng)可以實(shí)現(xiàn)數(shù)據(jù)的快速采集與存儲(chǔ)，并且在體積、功耗方面都有明顯的優(yōu)勢(shì)。系統(tǒng)目前已經(jīng)應(yīng)用到很多實(shí)驗(yàn)當(dāng)中[6]（如PEBS實(shí)驗(yàn)），都取得了很好的測(cè)試效果。
評(píng)論